毕业论文（设计）基于PFGA的万年历的设计_另存为说明书.docVIP

郑州大学西亚斯国际学院 本科毕业论文（设计） 题 目 基于FPGA的万年历的设计 指导教师 周晓平 职称 讲师 学生姓名 陈 重 学号 20111521131 专 业 电子信息工程 班级 电信（1）班 院 （系） 电子信息工程学院 完成时间 2015年4月7号 基于FPGA的万年历的设计 摘 要 基于FPGA的万年历的设计，基本功能是用来显示年月日时分秒及时间修改功能。数字日历是采用数字电路实现对ho、mi、se计时的装置，主要包括组合逻辑电路与时序电路，主要完成的功能是使用VerilogHDL语言，在QuartusII上完成电路设计，模拟程序开发，基本功能是能够显示/修改ho、mi、se，主要有：主要遥控模块、时间及其数据显示调设、时间多路选择、显示调整、日期的自动工作与设置、秒表计时模块、钟表模块、频率选取模块、译码器组成万年历的系统电路设计。软件模拟直接在FPGA软件上进行编译仿真与实验开发板共同完成。对于程序的编写使用VerilogHDL语言，根据不同模块的功能和各个模块之间的相互作用控制关系进行编译仿真。 电子万年历是采用的是以秒表计时显示时间的工具，大量运用于居室、办公室、商