7两级CMOS运算放大器设计1详解.pptVIP

* 共模输入电压的仿真和测试（DC分析） 西安电子科技大学 对输入信号在0~Vdd范围内进行DC分析，测试输出电压能够跟随输入电压的的范围，即为运放的共模输入范围，这种方法是建立在输出摆幅不影响输入范围的基础之上的。 * 系统输出失调电压的仿真和测试（DC分析） 西安电子科技大学 定义：实际运放中，当输入信号为零时，由于输入级的差分对不匹配及电路本身的偏差，使得输出不为零，而为一 较小值 ，该值为输出失调电压。 * SR和TSET、VOS的仿真和测试（TRAN分析） 西安电子科技大学 * PSRR和CMRR的静态仿真和测量（书） * PSRR的仿真和测量（AC仿真） 当双电源供电时，电路的参考点电位一般是零电位点（GND），此时应分别给出正、负电源Vdd和Vss的PSRR；而对单电源供电情况，电路的参考点电位一般是GND，此时只要给出电源电压的PSRR即可。PSRR定义为从输入到输出的增益除以从电源到输出的增益。 正电源电压用PSRR+，负电源电压用PSRR-表示。 PSRR = 20log[Av/(dVout/dVdd)] * CMRR的仿真和测量（AC仿真） 定义：CMRR即为差模电压增益与共模电压增益之比，并用对数表示。 CMRR = 20log(Aid / Acm) CMRR越大，则运放的对称性越好。 Vi取 幅度为1V且偏置于Vcom上的交流电压源。R可取20K(或其它合适值)。对电路进行AC分析，观察Vo点波形。1/Vo即为CMRR值。 直接测试Vo，给出的实际上是CMRR的倒数。 * CMRR的仿真和测量（Cadence的计算器） * 五、两级运放的版图设计 西安电子科技大学 * 两级CMOS运算放大器电路举例(1) 西安电子科技大学 * 两级CMOS运算放大器电路举例(2) 西安电子科技大学 * Thanks！ 西安电子科技大学 * Analog and Mix-Signal Integrated Circuit Design--两级CMOS运算放大器设计 西安电子科技大学微电子学院 刘帘曦 西安电子科技大学 * CMOS运算放大器的基本分类 西安电子科技大学 单级差分运算放大器（电流镜做负载的差分放大器） 套筒式共源共栅CMOS运算放大器（单级） 折叠共源共栅CMOS运算放大器（单级） 两级CMOS运算放大器 Rail-to-Rail CMOS运算放大器 Chopper CMOS运算放大器 * 一、运放的概念、组成与电路结构 西安电子科技大学 运算放大器（简称运放）是模拟电路和混合信号电路中最主要的电路模块之一。将运算放大器配以各种辅助电路，则可以实现对输入信号的条件放大、微分、积分、求积、对数等运算功能； 理论上说，运放的差模电压增益为无限大，输入阻抗也是无限大，输出阻抗为零，但实际的运放的性能只能接近这些值 ； 运放作为一种有足够正向增益的放大器，当加上负反馈时，其闭环转移函数与运放增益无关 ； * 两级CMOS运算放大器设计 一、两级运放的概念、组成与电路结构 二、两级运放的频率补偿 三、两级运放的一般设计方法 四、两级运放的仿真和测试 五、两级运放的版图设计 西安电子科技大学 * 两级CMOS运算放大器的提出 西安电子科技大学 差分放大器可以称为一级运算放大器，其电路的增益由输入对管的跨导与输出阻抗的乘积来决定，因而一般都无法达到高的增益 ； 共源共栅结构虽然在一定程度上提高了电路增益，但是却限制了电路的输出摆幅 ； 提出两级放大器的结构。 * CMOS两级运算放大器的基本特性（性能指标） 直流开环增益（DC Open-Loop Gain） 70dB 单位增益带宽（Unit-Gain Bandwidth） 5MHz 相位裕度（Phase Margin） 45 PM 75 失调电压（Offset Voltage） VOS20mV 建立时间（Setting Time） TSET1us 电源抑制比（PSRR） 60dB 共模抑制比（CMRR） 60dB 输出电压摆幅（Output Voltage Swing） 1.5V（Rail-to-Rail：0~3.3V） 芯片面积（Silicon Die Area） 西安电子科技大学 * 两级CMOS运算放大器的基本结构 西安电子科技大学 M1和M2的宽长比相等，M3和M4的宽长比相等; 两级运放的电路具有两个高阻节点A和B，这就是说电路存在两个主极点，因而降低了运放的相位裕度; 为了使运放稳定工作，通常