3位二进制运算器实验_钱鹏_2013011581讲解.docxVIP

3位二进制运算器 自31 钱鹏 2013011581 1.实验任务 3位二进制运算器及其数码管扫描显示电路 设计要求： 1.用门电路设计一个1位二进制全加器。运用波形仿真检查功能正确后 ，将其封装成1位全加器模块。 2. 以1中已封装的1位全加器模块为基础实现一个3位二进制全加器，并 仿真检查功能正确与否。 3. 以2中的3位全加器模块为基础实现一个3位二进制运算器，完成运算 S＝M±N。当减法运算结果为负数时，输出显示差的原码和负数标志。 4. 设计一个4位数码管的扫描显示电路。将运算器的两个运算数和运算 结果在4位数码管上轮流显示。 2.设计思想及具体实现 设计思想： 电路的层次化设计和模块化设计的思想。 穷举和合并化简的方法。 一位二进制全加器 输入：A、B为加数，Ci-1是来自低位的进位 输出：Si为二进制加法的运算结果的个位，Ci是向高位的进位 设计思想 罗列真值表，进行简化，得到： Si=Ai⊕Bi⊕Ci-1 Ci=AB+(A⊕B)*Ci-1 逻辑原理图 功能仿真 时序仿真 封装 2．四位二进制全加器 输入：A3A2A1A0 和 B3B2B1B0 ，其中A3 和 B3 为符号位 输出：S3S2S1S0 设计思想 将已经设计好的一位二进制全加器串联地拼接起来，形成四位二进制全加器。 S3S2S1S0 = (A3A2A1+B3B2B1B0)的二进制运算结果的后四位 逻辑原理