通信类本科生毕业论文（设计）.doc

通信技术毕业论文 题目： 基于NiosII的音频信号分析仪设计 专 业： 通信工程 目 录 摘要 Ⅰ ABSTRACT Ⅰ 1 引言 1 1.1 SoC概述 1 1.1.1 SOC技术发展 1 1.1.2 SOC设计的关键技术 1 1.1.3 SOC用途分类 1 1.1.4 SoC与应用概念 1 1.1.5 SoC的实现 1 1.2 本文所做的工作 1 2 FPGA开发技术概述 2 2.1 FPGA技术特点 2 2.1 FPGA开发流程 2 2.3 quartus II软件及NiosII软件介绍 5 2.3.1 quartus Ⅱ软件介绍 7 2.3.2 NiosII软件介绍 9 2.3.3以数码管闪烁控制为例介绍quartus II软件及NiosII软件 10 3 语音信号处理 11 3.1 数字信号处理 12 3.1.1 傅里叶变换 13 3.1.1.1连续时间非周期信号 15 3.1.1.2连续时间周期信号 19 3.1.1.3离散时间非周期信号 19 3.1.1.4离散时间周期信号 19 3.1.1.5快速傅里叶变换（FFT） 19 3.2 语音信号处理 21 4 音频信号分析仪设计 24 4.1设计思想 25 4.2 设计流程 25 4.2.1系统具体设计与实现 25 4.2.1.1前端可控增益放大电路及增益控制电路 25 4.2.1.2混叠滤波 25 4.2.1.3 A/D转换 25 4.2.1.4 数字滤波及Nios实现方式 26 4.2.1.4.1 Nios II软核配置过程 28 4.2.1.4.2 Quartus II综合 28 4.2.2 理论分析与参数设计 29 4.2.3 软件设计 29 4.2.3 测试仪器 29 4．2.4指标测试结果 30 6 参考文献 30 7 致 谢 31 Altera Cyclone II 系列FPGA嵌入高性能的嵌入式IP核(Nios)处理器软核，代替传统DSP芯片或高性能单片机，实现了基于FFT的音频信号分析。并在频域对信号的总功率，各频率分量功率，信号周期性以及失真度进行了计算。并在FPGA中嵌入了8阶IIR切比雪夫（Chebyshev）II型数字低通滤波器，代替传统有源模拟滤波器实现了性能优异的音频滤波。配合12位A/D转换芯片AD1674，和前端自动增益放大电路，使在50mV到5V的测量范围下，单一频率功率及总功率测量误差均控制在1%以内。 关键词：FPGA； IP核； FFT； IIR； Abstract This system is based on IP core(Nios) soft-core processors embedded in the FPGA of Altera Cyclone II family. Instead of using DSP or microcontroller, we use Nios II to perform a low-cost FFT-based analysis of the audio signal.And we caculated the power of the whole signal,the power of each frequence point that componented the signal.By the way,we anlysised its periodicity and distortion.We also embedded an 8-order Chebyshev II IIR digital low-pass filter to replace the traditional analog Active Filter to perform an excellent audio filter. With 12bit A / D converter chip AD1674, and the front-end automatic gain amplifier, this system’s single-frequency power and total power measurement error is below 1% in 50mV to 5V measurement range. Keyword: FPGA； IP core; FFT; IIR; ? 1 引言 SOC概述 片上系统（SoC：System-on-a-chip）指的是在单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括中央处理器(CPU)、存储器、