CYCLONEII系列FPGA的结构.docVIP

CYCLONE II系列FPGA(90nm工艺) 一、CYCLONE II系列逻辑资源一览 EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 逻辑单元LE 4608 8256 18752 33216 50582 68416 M4K存储器块 26 36 52 105 129 250 总计存储器容量/bit 119808 165888 239616 483840 594432 115200 乘法器 13 18 26 35 86 150 锁相环 2 2 4 4 4 4 用户可用引脚 158 182 315 475 450 622 二、逻辑单元与逻辑阵列 逻辑单元（LE）是在FPGA器件，内部，用于完成用户逻辑的最小单元。一个逻辑阵列包含16个逻辑单元，每个逻辑单元主要由以下部件组成：一个四输入的查询表（LUT）、一个可编程的寄存器、一条进位链和一条寄存器级连链。 三、时钟资源 CYCLONE II系列器件中有关时钟资源的部分主要包括全局时钟树和锁相环两部分。全局时钟树负责把时钟分配到器件内部的各个单元，控制器件内部的所有资源；锁相环完成分频、倍频、移相等有关时钟的基本操作。时钟资源一览： EP2C5 EP2C8 EP2C20 EP2C35 EP2C50 EP2C70 锁相环 2 2 4 4 4 4 全局时钟树 8 8 16 16 16 16 四、内部存储器 内部存储器的最多用途是暂存数据，CYCLONE II系列器件内部存储器是以M4K在存储器块的形式存在的，每一个M4K存储器块的大小为4608bit（4096 bit + 512 bit奇偶校验位）。M4K存储器块以列的形式存在于CYCLONE II系列器件中，不同型号器件包含的M4K存储器块一览： 型号 M4K存储器列 M4K存储器 总容量/bit EP2C5 2 26 119808 EP2C8 2 36 165888 EP2C20 2 52 239616 EP2C35 3 105 483840 EP2C50 3 129 594432 EP2C70 5 250 1152000 CYCLONE II系列器件中的M4K可以被配置为以下模式：单口模式、简单双口模式、完全双口模式、移位寄存器模式、只读存储器（ROM）模式和先入先出（fifo）模式。 五、FPGA芯片的配置 由于CYCLONE II系列的FPGA是基于SRAM工艺制造的，SRAM属于易失性的存储媒质，因此FPGA在每次上电时必须重新配置。CYCLONE II系列的FPGA支持3种配置方式：主动串行（AS）、被动串行（PS）和JATG模式。CYCLONE II器件的配置分为3个阶段：复位阶段、配置阶段和初始化阶段。 六、FPGA内部资源的使用 锁相环（PLL）配置，锁相环一般用于同步输入时钟和输入数据，以及完成时钟综合，包括分频、倍频、移相等操作。PLL配置需求： 信号名 inclk0 areset c0/c1/c2 locked 方向 input input output output 功能描述 Pll输入时钟 Pll复位信号，高电平有效 Pll输出时钟 指示pll时钟稳定输出，高电平有效 CYCLONE II系列器件中的M4K配置为以下模式：单口RAM模式、移位寄存器模式、只读存储器（ROM）模式和先入先出（fifo）模式。方法如下：