数字电路答案第六章.doc

可编程逻辑器件PLD 可编程逻辑器件PLD是由用户借助计算机和编程设备对集成电路进行编程，使之具有预定的逻辑功能，成为用户设计的ASIC芯片。近年来，可编程逻辑器件从芯片密度上、速度上发展相当迅速，已成为集成电路的一个重要分支。 本章要求读者了解PLD器件的工作原理，掌握用可编程逻辑器件设计数字电路的方法。为掌握使用电子设计自动化和可编程逻辑器件设计电路系统的后续课程打下良好的基础。 第一节 基本知识、重点与难点 基本知识 （一）可编程逻辑器件PLD基本结构 可编程逻辑器件PLD包括只读存储器ROM、可编程只读存储器PROM、可编程逻辑阵列PLA、可编程阵列逻辑PAL、通用阵列逻辑GAL和可擦写编程逻辑器件EPLD等。它们的组成和工作原理基本相似，其基本结构由与阵列和或阵列构成。与阵列用来产生有关与项，或阵列把所有与项构成“与或”形式的逻辑函数。在数字电路中，任何组合逻辑函数均可表示为与或表达式，因而用“与门－或门”两级电路可实现任何组合电路，又因为任何时序电路是由组合电路加上存储元件（触发器）构成的，因而PLD的“与或”结构对实现数字电路具有普遍意义。 （二）可编程逻辑器件分类 1.按编程部位分类 PLD有着大致相同的基本结构，根据与阵列和或阵列是否可编程，分为三种基本类型： （1）与阵列固定，或阵列可编程； （2）与或阵列均可编程； （3）与阵列可编程，或阵列固定。 2.按编程方式分类 掩膜编程； 熔丝与反熔丝编程； （3）紫外线擦除、电可编程； （4）电擦除、电可编程； （5）在系统编程（Isp）。 （三）高密度可编程逻辑器件HDPLD 单片高密度可编程逻辑器件HDPLD（High Density Programmable Logic Device）芯片内，可以集成成千上万个等效逻辑门，因此在单片高密度可编程逻辑器件内集成数字电路系统成为可能。HDPLD器件在结构上仍延续GAL的结构原理，因而还是电擦写、电编程的EPLD器件。 （四）现场可编程门阵列FPGA 现场可编程门阵列的编程单元是基于静态存储器（SRAM）结构，不像PLD那样受结构的限制，它可以靠门与门的连接来实现任何复杂的逻辑电路，更适合实现多级逻辑功能。 现场可编程门阵列FPGA与HDPLD相比较特点如下： （1）FPGA的编程单元是基于SRAM结构，可以无限次编程，它为易失性元件，掉电后芯片内信息丢失。通电之后，要为FPGA重新配置逻辑。 （2）FPGA中实现逻辑功能的CLB比HDPLD实现逻辑功能的OLMC规模小，制作一个OLMC的面积可以制作多个CLB，因而FPGA内的触发器要多于HDPLD的触发器， 使得FPGA在实现时序电路时要强于HDPLD。 （3）HDPLD的信号汇总于编程内连矩阵，然后分配到各个宏单元，因此信号通路固定，系统速度可以预测。而FPGA的内连线是分布在CLB周围，而且编程的种类和编程点很多，使得布线相当灵活。 （4）由于FPGA的CLB规模小，可分为两个独立的电路，又有丰富的连线，所以系统综合时可进行充分的优化，以达到逻辑最高的利用。 （五）随机存取存储器RAM RAM的基本结构由存储矩阵，地址译码器及读写控制电路组成。存储矩阵是用来存储要存放的代码，矩阵中每个存储单元都用一个二进制码给以编号，以便查询此单元。译码器可以将输入地址译为电平信号，以选中存储矩阵中的相应单元。 随机存取是指可以随时将数据存入、取出。随机存储器的主要指标是存储器容量和存取时间（周期）。存储容量表示一片RAM存储数据的能力。存放一个二进制数码需要一个存储单元，所以存储容量常用存储单元的总数（bit）来表示。存取时间表示从存储器中开始存取第一个字到能够存取第二个字为止所需的时间，或称为存取周期。存取时间越短，表示存储器的存取速度越高。 存储器根据工作原理的不同可分为静态RAM和动态RAM两大类。 （1）静态RAM 静态RAM是在触发器的基础上附加控制线或门控制管构成的，它们是靠电路状态来存储数据。根据使用的器件不同，静态存储单元又分为MOS型和双极型两种。 （2）动态RAM 动态RAM是利用MOS管栅级电容能够存储电荷的原理制成的。由于栅极电容的容量很小，而漏极电流不可能为零，所以电荷的存储时间有限。为了及时补充泄漏掉的电荷以避免存储信号丢失，必须定时给栅极电容补充电荷，通常把这种操作叫做刷新或再生。 二、重点与难点 重点： 1.可编程逻辑器件PLD的基本结构基于任何组合逻辑函数均可化为与或式，从而实现与门—或门两级电路实现，而任何时序电路又都是由组合电路加上存储元件（触发器）构成。 2.可编程逻辑器件PLD按编程部位分类、编程方法分类的基本概念及其特征。 3.多次可擦写的可编程逻辑器件PLD主要基于浮栅技术，这种技术是一只多晶硅浮栅浮于控制栅和衬底