电磁兼容相关知识讲座.要点分析.ppt

2、时钟过孔太多导致问题 上图是一台32寸的液晶电视的测试结果，由于DDR时钟信号以及高速数据传输信号过孔较多，而且一些高速数据传输信号走线过长导致辐射强。 上图是对IC及其附近的电路加屏蔽罩后测试的结果，屏蔽后有明显的改善，但是后端高频段出现几点虽然PK值很低，读出的QP值却很高接近限值或超出限值，后无论如何对时钟信号进行处理以及附近电路进行处理都不见大的改善。 3、地的分割严重造成问题 PCB排板时需注意地的分布。在PCB板上不能出现单独的地，或地分割比较的严重。这种情况下不仅在200MHz之前容易产生辐射（此类测试结果大多以包落的形式出现，一般情况下如果只是单独的电源辐射较强则测试结果会在天线垂直极化时测出较差结果，若水平垂直极化测试都出现这样的包落，则基本可以判断接地不理想或割地比较严重），而且在高频段也容易出现某些高频率信号的高次谐波。其中音频信号那边的地由于易受干扰，需要单独分割时也要用磁珠或电容来与整地进行连接，否则在测试时容易出现问题。如静电测试、电快速脉冲群测试，空间辐射测试等等都容易出现问题。如下图情况 这是一款由于地分割严重，而且电源接地不好而导致200MHz之前辐射超标严重的问题。 对PCB板地与电源进行处理后的情况 经过处理后的测试结果，包络明显消失或降低很多。 案例二、我司NCP模块的传感器EMC问题 此案例的主要问题有： 1、地分割严重。 2、模拟地与数字地之间有线路穿行，却未提供好的回路. 3、USB接口的金属外壳未定义为地连接。 4、DC电源输出未能事先处理，而影响后续电路。 案列三、我司NCP模块的打印机EMC问题 此案例主要问题 1、DC电源输出噪声严重，未做处理，而引起较强的辐射。 2、时钟信号未做处理，到打印头的时钟信号线长且过孔，虽然速率不是很高，但是引起较强的共模辐射；另外读去存储器的时钟信号未做处理，而影响周遍的电路。 3、USB接口金属外壳未定义为地，从而导致USB连接线成为辐射天线。 案例四、我司的共轨行产品的EMC问题 1、IC的去耦电容由于PCB板小，而省去其中一个导致问题。 2、电源部分没有专门的滤波电路。 3、连接线端口电路对干扰信号的滤波衰减不够。 4、发光二极管由于闪烁形成的脉冲干扰，而引起问题。 5、本身是双面板主IC下面的铺铜，铺成了电源系统，而非地，从而导致电源受到极大的干扰。 案例五、ARM11的EMC问题 1、屏驱动电源干严重。(老板) 2、到屏的时钟信号干扰严重。(老板,新板留有处理位置) 3、GPS时钟信号干扰。(老板,新板已把排阻换成单个电阻) 4、到屏的数据传输信号，引起干扰（老板,新板已换成单个电阻) 5、3G-MIC信号线被干扰，导致接口处VGND被干扰，引起问题。（老板） 6、给ipod供电线路，由于空载而5V经过开关电源一个脚，从而使得此线路成为了天线干扰整个的主板。（老板） 7、DSP锁项环处引入干扰到电源，在靠近锁项环处的DVDD上串入磁珠消除主板上30MHZ到110MHZ的包洛干扰，同时在锁项环中串入磁珠，消除75MHZ与88.2MHZ的地干扰。 元件布局 元件布局设计 先放置与结构关系密切的元件，如接插件、开关、电源插座等。 优先摆放电路功能块的核心元件及体积较大的元器件，再以核心元件为中心摆放周围电路元器件。 有高频连线的元件尽可能靠近，以减少高频信号的分布参数和电磁干扰。 输入、输出元件尽量远离。 考虑信号流向，合理安排布局，使信号流向尽可能保持一致。 去耦电容应在电源输入端就近放置。 按电路模块进行布局，实现同一功能的相关电路称为一个模块，电路模块中的元件应采用就近集中原则，同时数字电路和模拟电路分开； 高速的元件（和外界接口的）应尽量靠近连接器。 电源部分应单独考虑一块来布置，且其地注意与信号地分开。同时必须优先考虑干扰大的器件放置。 * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 6、总线驱动器件的电源去耦设计 同时钟源器件的电源去耦设计 7、关键IC的电源去耦设计 无去耦设计的危害 7、关键IC的电源去耦设计 危害的解决方法 7、关键IC的电源去耦设计 如何进行去耦设计 采用磁珠＋低频电容＋高频电容的组合方式，其中： 磁珠选择的原则DC阻值越小越好，百兆电阻越大越好； 低频电容的一般取值为10uF； 高频电容的取值一般为100pF～0.1uF，典型值为1000pF。 或使用0.1uF电容去耦与100PF电容并联使用。 8、接口电路干扰抑制设计 接口电路因其接有外出电缆，使得其共模辐射很大。 8、接口电路干扰抑制设计 接地设计 减小前页图中的VP和VG 9、面板复位电路抗干扰设计 面板复位按钮是静