频率计设计方法要点讲解.ppt

频率计设计方法 2 电路分析与设计 （1）晶体振荡器和分频器 用内含非门电路的集成芯片4060外加石英晶体的方法构成晶体振荡器，4060是16脚双列直插式CMOS集成电路，内含6级反向器、一级施密特反向器和14级串行2分频电路，其中Q4~Q10和Q12~Q14共10个引脚有输出端。最大分频比是1/16384。11脚是时钟输入端（Clock-in），12脚是复位端（Reset），这两个信号与各级分频输出之间的关系见表6.6.1。 表6.6.1 4060真值表 选用32.768MHz晶体，经4060芯片的14级二分频之后，在第三脚只能得到2Hz频率信号，要想得到宽度为1秒的闸门信号，还需要两极二分频器，所以在4060的Q14输出端（第三脚）又串入一只双4位二进制计数器4520。4520的R端为高电平时各个输出端均复位为0，R端为底电平时，有两种可以让计数器计数的方法：一是EN端保持高电平时CLK输入端每输入一个脉冲的上升沿，计数器均可加1。二是当CLK保持底电平时EN端每输入一个脉冲的下降沿，计数器可加1。所以按图6.6.3的接线方法，从4520的Q1输出端的信号就是再经过四分频的正负半周均为1秒的方波信号。其中脉宽为1秒的正信号就是闸门信号（Gate）。 U2A也可以选用BCD码计数器4518，为了保证Q1输出端分频逻辑的正确性，须将4518