数字电路与逻辑设计—_组合逻辑电路解析.ppt

n位加法器由一个n-1位加法器和一个全加器级联而成，n-1位加法器的进位作为一个全加器的低位进位CI，全加器输出和的第n位和进位CO。 module addn(CI,A,B,S,CO); parameter n=8; input CI; input [n-1:0] A,B; output [n-1:0] S; output CO; 　assign {CO,S}=A+B+CI; endmodule * 多位加/减法器 集成四位串行加法器74LS283，其内部电路是四个全加器，四个全加器通过进位之间的连接，实现逐级加法。 由于计算时延较大，不适合高速加法计算。 * 多位加/减法器 应用示例 [例4.4.1] 采用四位加法器74LS283实现余3 码和8421 BCD码之间的转换。 * 应用示例 [例4.4.2] 采用四位加法器和少量的基本逻辑门实现两个四位无符号数的乘法运算。假定两个四位输入分别为X=(X3X2X1X0)2和Y= (Y3Y2Y1Y0)2，输出为八位数Z，Z=X×Y。 * 应用示例 * 应用示例 Verilog描述 module test(X,Y,Z); input [3:0] X,Y; output [7:0] Z; 　assign Z=X*Y; endmodule 　　在实际电路中，乘法可以采用专用的硬件乘法器实现，也可以采用如前面所设计的组合电路实现。前者运算速度快，后者由于内部由多个逻辑模块级联而导致运算速度较慢。因此，前者通常用于高速处理使用，而对处理速度要求不高的可采用后者来实现。 * 4.5 数值比较器 一位数值比较器的功能结构 一位数值比较器的逻辑符号 * 本位输入 前位比较结果输入 本位比较结果输出 一位数值比较器的真值表 前位是高位 * SAB SA=B SAB A B FAB FA=B FAB 0 0 1 × × 0 0 1 0 1 0 0 0 0 1 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 0 1 0 1 0 0 × × 1 0 0 一位数值比较器的真值表 前位是低位 * SAB SA=B SAB A B FAB FA=B FAB 0 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 1 0 0 × × × 0 1 0 0 1 × × × 1 0 1 0 0 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 0 1 0 0 1 1 1 0 0 多个一位数值比较器级联 高位级联 低位级联 * 四位比较器74LS85 四位比较器74LS85的逻辑符号 通过扩展74LS85实现八位数值比较 * 应用示例 [例4.5.1] 某电路输入为4位的x，其输出为4位的y，y和x之间的关系如下图所示，试设计一组合逻辑电路来实现该功能。 * 应用示例 x 比较器1 比较器2 FAB1 FA=B1 FAB1 FAB2 FA=B2 FAB2 0~4 1 0 0 1 0 0 5 0 1 0 1 0 0 6~9 0 0 1 1 0 0 10 0 0 1 0 1 0 11~15 0 0 1 0 0 1 * 5~10 0 × × × × 0 两个比较器的输入输出之间关系 应用示例 逻辑电路图为 Verilog描述为 module test(x,y); input [3:0] x; output [3:0] y; reg [3:0] y; 　always @(x) 　　if(x4d5) 　　　y=x; 　　else if(x4d10) 　　　y=~x; 　　else 　　　y=5; endmodule * 应用示例 仿真波形图为 * 1. 设X、Y分别为4位二进制数，试用4位二进制全加器74LS283实现一个F=2(X+Y)的运算电路。 2. 某功能模块有14种情况需要处理，最少用多少位的数值来表示这些情况？采用什么集成逻辑器件来实现这种转换？ 3. 试用一片4位数值比较器74LS85和一片4位二进制加法器74LS283设计一个8421 BCD码到5421 BCD码的转换电路。 * 第4章 作业(4) 4.6 竞争与冒险 竞争与冒险 　　在组合电路中，当某一个输入变量发生变化时，由于传输路径不同，到达电路中某一个门输入端的时间有先有后，这种时差现象称为竞争。由于竞争而使电路输出端产生尖峰脉冲的现象称为冒险。 * 竞争与冒险 　　在组合电路中，当某一个输入变量发生变化时，由于传输路径不同，到达电路中某一个门输入端的时间有先有后，这种时差现象称为竞争。由于竞争而使电路输出端产生尖峰脉冲的现象称为冒险。 * 逻辑冒险的判别 [例4.6.1] 判断F=AC+AB+AC是否存在逻辑冒险。