MSI集成组合逻辑电路设计与实验中北大学教程分析.pptVIP

LOGO 欢迎来到电子技术实验室 实验五：MSI组合逻辑电路设计 ? 必做内容 选做内容 必做内容1 注意： 实验室元件损坏严重，主要是由同学插拔芯片时手法不当而造成芯片两端管脚折断，使芯片无法正常使用。请同学们按正确的操作使用芯片。 不要这样单手取芯片！ × 正确操作1 正确操作2 74LS138管脚图和74LS20 及74151管脚图 74LS138 74LS20 74151管脚图 必做内容1：用74LS138译码器附加门电路实现一位全加器 解： (1)分析设计要求，列出真值表 设被加数为 Ai ，加数为 Bi ，低位进位数为 Ci-1 。输出本位和为 Si ，向高位的进位数为 Ci 。 列出全加器的真值表如下： 1 1 1 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 1 0 0 0 0 0 0 0 Ci Si Ci-1 Bi Ai 输 出 输 入 (3)选择译码器 选用 3 线 – 8 线译码器 CT74LS138。并令 A2 = Ai，A1 = Bi，A0 = Ci-1。 (2)根据真值表写函数式 Y1 Y0 Y3 Y4 Y2 Y5 Y6 Y7 1 STA STB STC Ai Si Ci-1 A0 A1 A2 CT74LS138 Ci Bi (4)根据译码器的输出有效电平确定需用的门电路 (5)画连线图 Ci Si CT74LS138 输出低电平有效， ，i = 0 ~ 7 因此，将函数式变换为 用74LS138译码器附加门电路实现一位全加器 选做1： 四位数码奇偶判别电路（74LS151一片，74LS20一片） 四位二进制数，当输入数码中有奇数个1时，判奇输出为1 ，否则判偶输出为1。（0000为偶数个1） A、B、C、D为输入，F1为奇输出，F2为偶输出。 选做内容2：数据范围指示器的设计 1 设A、B 、 C 、 D是4位二进制数，用X来表示。设计一个组合逻辑电路，使之能区分下列三种情况： ①0≤ X ≤4； ② 5≤X ≤9 ； ③10 ≤ X ≤15 要求用数据选择器和译码器两种方法实现。 用两片74LS138接成4线-16线译码器，并附加六输入的与非门实现。 方案一 方案二 用3片74LS151并附加1个非门电路实现 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 F1 D B A 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 C F2 F3 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 用2片74LS138和3个六输入与非门实现 用2片74LS138和3个六输入与非门实现 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 F1 D B A 1 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 C F2 F3 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 分离出变量D，令A2=A，A1=B，A0=C 并与74LS151输出表达式比较得： 对于F1，有 D0=1，D1=1，D2=/D，D3=D4=D5=D6=D7=0 对于F2，有 D3=1，D4=1，D2=D，D0=D1=D5=D6=D7=0 用3片数据选择器74LS151实现和一片74LS00实现 对于F3，有 D0=D1=D2=D3=D4=0 ，D5=D6=D7=1 用3片数据选择器74LS151实现和一片74LS00实现 实验报告要求： 1、认真整理实验数据，并列出表格或画出曲线； 2、分析实验测量数据与理论数据误差； 3、写出本次实验电路小结； 4、认真总结本次实验的心得体会和意见， 以及改进实验的建议。 * * LOGO * *