延长摩尔定律的微处理芯片新原理、新结构与新方法与研究.docVIP

项目名称： 延长摩尔定律的微处理芯片新原理、新结构与新方法研究 李国杰 中国科学院计算技术研究所 唐志敏 中国科学院计算技术研究所 2005-12-1 依托部门： 中国科学院 ，需要解决下列关键科学问题： 改进处理芯片体系结构和相应软件系统的工作一直具有试探性和盲目性，缺乏有效的指导依据，导致尽管软硬件的复杂度都大大增加了，却没有带来与此相称的性能和功能回报。图灵机作为一种公认的计算模型，只界定了哪些问题是可计算的，它并不关心计算的效率；基于与冯结构对应的RAM模型，已发展了较完备的关于计算的时间和空间复杂性分析理论，虽能有效地指导算法的设计，却不能有效地指导信息处理系统体系结构的设计。在结构设计方面，目前沿用的指导性原则只有1969年发表的Amdahl定律（它指出应该加快系统中使用频率最高的那些部件），以及在此基础上形成的基于工作负荷的定量分析方法（当面向多种负荷时，往往用几何平均进行折衷）。这是远远不够的，尤其是当评价一个处理芯片或系统的指标已经从单一的“高性能”转向多方面的“高效能”的时候（后者除了包含针对多种应用的“高性能”特点外，还包括高可靠、低能耗、易使用、低成本等因素）。所以，应当探索新的原理，来指导体系结构设计，避免与效率脱节的复杂性，就像卡诺定理为热机的设计提供了明确的指导一样。按照传统的设计方法，设计得面面俱到，成本功耗。为此，需要创新的处理芯片体系结构，使芯片能够以有效地利用片上的晶体管资源，适应不同的应用需求，从而达到降低成本和功耗的目的。 信息处理效率信息处理过程需要消耗的能量之间有什么样的关系？总体上看，信息处理过程是一个不确定性逐步减少的过程，即一个熵不断减少的过程，因此肯定是要消耗能量的。但这个能量的下界是很低的。目前的处理芯片在消耗能量方面远远超过这个下界，其本质原因在什么地方，这是一个非常值得研究的问题。是不是信息处理的效率越高，所需要消耗的能量就越多？如果是这样，处理效率与能量消耗之间有什么联系？如果能找到这些问题答案，那么对芯片的低功耗设计会有巨大的推动。 在数十亿元件组成的芯片上如何构造稳定可靠性能可预测的系统？随着摩尔定律的延续，在单芯片上集成数十亿元件（晶体管）已成为可能。同时，缺陷密度增加芯片的成品率不断下降芯片的率不断攀升，芯片的高可靠性设计成为延长硅集成电路摩尔定律最迫切的需求之一。传统的考虑故障容忍的容错方法成本较高，且其有效性受到率上升的严重影响。必须从缺陷容忍、故障容忍和差错容忍三个层次上研究支持芯片高可靠设计的新结构、新方法，从而提高芯片成品率，降低成本，构造稳定可靠性能可预测的系统。 围绕上述科学问题，拟重点研究下列几个方面的内容： （一）可扩展片上并行体系结构 摩尔定律描述了集成电路芯片上晶体管数量呈指数增长（18-24个月翻一番）的趋势。按照半导体工业界的预测，这种趋势至少在未来的15年内还会继续保持。片上晶体管数的如此快速增长，给处理（乃至计算机）体系结构带来了严重的问题（当然也带来了新的机遇）。问题来源于目前高性能处理器中普遍采用的依靠不断提高时钟频率并努力开发单线程内的指令级并行性来提高性能的设计方法。为了提高时钟频率，需要把流水线越分越细；流水线变细了，就需要更复杂更激进的乱序执行机制（如动态调度、分支预测、推测执行等）以改善流水线的效率；频率变高后，又需要更大的片上缓存和更多的缓存层次来弥补处理器与存储器间的速度失配。事实上，这样的设计方法是不可扩展的：当可用的资源越来越多时，延续这种方法会导致电路复杂度和芯片功耗的急剧上升，从而使未来的芯片或者设计不出来，或者设计出来了但没有办法正常工作。例如，早在1999年就有预测说，Alpha21464会把1/4的能量消耗在其指令队列上（该芯片的开发计划在2002年被取消）。同时，用这种办法设计出来的芯片，在耗费大量电力的同时，其性能并不能随着所投入晶体管资源的增长而线性增长。关于这一点，Intel微处理器研究实验室主任Fred Pollack在分析了Intel的微处理器发展历史后，曾提出过著名的Pollack规则：对于给定的工艺技术（如CMOS），新一代的处理器微体系结构和前一代的微体系结构相比要多占1-2倍的面积，但只能提高40-60%的性能。也就是说，采用目前流行的设计方法，性能增长速率大致是晶体管资源增长率的平方根。与传统设计方法相比，采用更明显的并行处理方式，无论在进一步提高性能方面，还是在降低功耗方面，都更有优势。同时，从芯片设计本身来说，在使用同样多晶体管资源的前提下，在片上重复集成多个简单设计的处理器核，比重新设计一个复杂的处理器核，技术难度和设计风险都会降低很多。 另外， 随着线宽变窄，晶体管的开关速度变快了，但线上的延迟却没有缩小（局部连线缩短了，但线也变细了）。尤其是由