电子钟实验报告精要.doc

实 验 报 告 实验课程名称 近代电子学实验 实验项目名称 多功能数字电子钟 年 级 专 业 学生姓名 学 号 理 学 院 实验时间： 2012 年 9月 15 日 近代电子学实验报告 实验名称：多功能数字电子钟 设计内容及要求： 实验任务：设计并制作一个数字电子钟。 基本要求：①准确计时，以数字形式显示时、分、秒的时间。②小时为24进制，分和秒为60进制。③具有校时电路。 扩展功能：①定时控制。②整点报时。③仿电台整点报时。④报整点时数。 实验条件：用面包板组建实际电路 实验时间：2011年9月29日至2011年10月13日 实验地点：博学楼513S 使用仪器及元器件：面包板（1块），七段共阳数码管（6个），74LS47（6片），74LS90（6片），74LS20（1片），74LS00（4片），74LS08（1片），74LS74（1片），4060（1片），电阻（100欧/6个，3.3k欧/2个，1k欧/2个，1M欧/1个，27欧/1个），电容（51pF/2个），晶振（32768Hz/1个），LED（2个），电平开关（8控/1个），晶体管（9014/1个），扬声器/蜂鸣器（1个），导线（若干） 实验步骤： 一、分析题目，拟定基本电路设计框架和步骤 题目要求设计制作24小时数字电子钟，并提出了一些拓展功能设计要求。首先要解决基本电路的设计。 1、时基和分频电路的设计 采用晶振提供时基信号，接入4060进行分频后送入电路系统。经查阅相关资料获知晶振的接法和4060的相关功能后，组建了如下时基电路： 时基和分频电路 由于4060为2^14分频器，其7,5,4,6,14,13,15,1,2,3管脚分别对应2^5,2^6,2^7,2^8,2^9, 2^10,2^11,2^12,2^13,2^14分频信号，此处选择32768Hz的晶振，故由4060的7脚可得1024Hz信号，由5脚可得512Hz信号，由3脚可得2Hz信号。考虑到电路系统需使用1Hz的信号，故在4060后增加一个T’触发器（由D触发器改装）。而校时信号频率不宜选择过大（不易控制进行校时），也不宜选择过小（校时周期太长），且前面已经使用了一块74LS74，其中有一个D触发器还处于闲置状态，故将1Hz信号接入下一个T’触发器（由D触发器改装）获得0.5Hz信号，并选择了0.5Hz的信号作为校时信号。 2、60进制及24进制计数器的设计 用两片74LS90和两个2输入与门可组成60进制计数器或24进制计数器，构造60进制和24进制计数器采用了反馈清零法。当两片74LS90分别计数至5和9时，其输出状态分别为(QdQcQbQa)2=0101,(QdQcQbQa)1=1001，下一个时钟脉冲到来后瞬间，十位计数器状态翻转为(QdQcQbQa)2=0110。若将十位计数器的Qc2和Qb2接入与门输入端，并将与门输出端接十位计数器清零端（也可同时接个位计数器清零端），即可得到60进制计数器。同理，当两片74LS90分别计数至2和3时，其输出状态分别为(QdQcQbQa)2=0010,(QdQcQbQa)1=0011，下一个时钟脉冲到来后瞬间，十位计数器状态翻转为(QdQcQbQa)2=0100，若将Qb2和Qc1接入与门输入端，并将与门输出端同时接十位和个位计数器清零端，即可得到24进制计数器。设计完毕的60进制和24进制计数器如下图所示： 24进制计数器 60进制计数器 60进制计数器 3、校时电路的设计 题目要求在对小时进行校对时不影响分和秒的计数，在对分进行校对时不影响秒的计数，经过考虑后决定选择通过设计两个2选1数据选择器来实现。如下图所示（黑线框内部分）： 二选一数据选择器 当闭合SW1时，对小时进校校对，断开SW1后，小时进入正常计数，校时过程不影响分和秒的正常计时。当闭合SW2时，对分进校校对，断开SW2后，分进入正常计数，校时过程不影响秒的正常计时。 4、译码显示电路的设计 译码电路采用6片74LS47芯片搭建，与6个7段共阳数码管相接构成译码显示电路。7段共阳数码管应接限流电阻，此处选择100欧的电阻作为限流电阻，构成完整的译码显示电路如下图所示： 译码显示电路