第9章组合逻辑电路详细资料.ppt

课堂练习：化简 2/4译码器的真值表 0 0 0 0 × × 1 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 Y0 Y1 Y2 Y3 A0 A1 输 出 输 入 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 0 1 0 1 1 1 1 0 1 1 1 1 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 1 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 × × × × 0 1 1 1 1 1 1 1 1 × × × 1 × A0 A1 A2 S1 输 出 输 入 集成3/8线译码器74LS138的真值表 3/8线译码器 Y上的“?”不代表非运算的含义，表示输出低电平有效 【例】 试用3/8线译码器74LS138和与非门实现逻辑函数 【解】 将逻辑函数用最小项表示，然后两次求反。 输入变量A、B、C分别接到3/8线译码器74LS138的输入端A2、A1、A0。 * 第9章 门电路和组合逻辑电路 用1表示逻辑“真”，用0表