数字电路与逻辑设计4分析报告.ppt

第四章 可编程逻辑器件 杨泓渊 * 引言 * 电路分类 * 小规模 集成电路 中规模 集成电路 大规模 集成电路 超大规模 集成电路 PLD CPLD CPLD/FPGA 非用户定制 可用户定制 74系列 可编程逻辑器件Programmable Logic Device,PLD PLD是一种可以由用户定义和设置逻辑功能的数字集成电路。 内部含有大量基本逻辑门、触发器等资源，外部拥有一定数量的可支配管脚。 内部可以进行任意连线，可组合出任意逻辑功能的数字电路单元（二次开发）。 外部关键方向可任意定义，并可通过连线与内部逻辑电路任意连接。 * 可编程逻辑器件的主要分支 CPLD（Complex Programmable Logic Device），复杂可编程逻辑器件 FPGA（Field Programmable Gate Array），现场可编程门阵列 * CPLD内部 * FPGA 核心结构 * XC4000 系列 FPGA 基本结构 图4.21 XC4000系列 FPGA的CLB结构图 EDA工具：Quartus II集成开发软件 * Quartus II集成开发环境—软件模块 设计输入编辑器 仿真器 HDL综合器 适配器(或布局布线器) 下载器 PLD开发流程 * 设计分析 在利用 PLD 进行数字系统设计之前，根据 PLD 开发环境及设计要求（如系统复杂度、工作频率、功耗、引脚数、封装形式及成本等），选择适当的设计方案和器件类型。 设计输入 将所设计的电路的逻辑功能按照开发系统要 求的形式表达出来的过程称为设计输入。 原理图方式 (schematic entry) HDL语言 (hdl entry) 混合方式 设计处理 逻辑优化 化简设计输入逻辑，以减少设计所占用的器件资源。 逻辑综合 它将模块化设计中产生的多个文件合并为一个网表文件(门级电路甚至更底层的电路描述文件)，使层次设计平面化。 适配 确定优化后的逻辑能否与器件中的宏单元和I/O单元（单元结构）适配。 分割 将大的设计分割为多个便于器件内部资源实现的逻辑小块的形式。 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 端口 逻辑关系 一、VHDL概述 Library std; Use std.standard.all; Entity and2 is Port( a,b : in bit; c : out bit); End and2; Architecture a1 of and2 is Begin c = a and b; End a1; VHDL电路描述示例 “实体” and2 结构体a1 a b c EPM240 1 2 3 端口模式（MODE）有以下几种类型： IN ；OUT；INOUT ；BUFFER 端口模式可用下图说明：黑框代表一个“设计实体”或模块 IN OUT BUFFER INOUT 一、VHDL概述 * * 实体 (A,B,C) 结构体a1 库声明 程序包声明 结构框图 working A B C 结构体a1 一、VHDL概述 开发工具 硬件： PC + 下载电缆（编程器） 软件： 集成开发环境IDE： QuartusII, Xilinx ISE… HDL语言类综合仿真工具： Mentor Graphics、Synopsys等公司 一、器件选型： 封装，集成度，逻辑电平（供电）， 内部逻辑资源（存储，PLL等） 环境要求（如温度等），价格… 几个问题 二、PCB Layout 区分特殊管脚（电源，地，专用，普通I/O) 确定下载（编程）方式、模式 确定模式及编程接口对应管脚 阅读 data sheet 电脑PC 连接线 PLD 专用计算机 软件 Quartus II PLD器件 * PLD设计实景 此接口作编程下载口