时序逻辑电路教学课程.pptVIP

第10章 时序逻辑电路 JK触发器的特性方程： 3.D触发器 D触发器只有一个触发输入端—D端，通常为边沿结构。左下图给出了一上升沿有效的D触发器的逻辑符号，CP时钟脉冲引线上靠近方框的地方没有小圆圈，表示了这种上升沿有效的控制边沿。D触发器的次态只取决于时钟脉冲触发边沿到来前输入端D的状态，功能真值表如下图。 D触发器输出和输入之间的关系为：在时钟脉冲CP作用下，D为0，则输出Q为0；D为1，则输出Q为1。D触发器具有置0和置1两种功能，是一种锁存功能（把信号暂存以维持某种电平状态）。 状态方程为： 输出端的状态不一定会随输入端的状态变化而变化，只有在有锁存信号时输入的状态被保存到输出，直到下一个锁存信号。 4.T触发器 T触发器也只有一个触发输入端—T端，其逻辑功能比较简单，在时钟脉冲CP作用下，当T=0时，触发器的状态保持不变；当T=1时，触发器的状态翻转，具有计数功能。事实上，只要将JK触发器的J, K端连接在一起作为T端，就构成了T触发器，因此不必专门设计定型的T触发器产品。下图给出了T触发器的逻辑符号和真值表和状态图。 T触发器的特性方程为： 例：将下降沿有效的JK触发器转换成计数功能触发器，画出其逻辑图，并画出4个CP时钟脉冲时Q端的输出波形(设Q初始状态为0态)，说明Q端输出波形与时钟输入端CP脉冲的关系。 解：由JK触发器的逻辑功能可知:当J=K=1时， 为计数功能，画出相应的逻辑图和波形图。 可见，Q端输出波形是CP时钟脉冲输入波形的二分频，所以一个计数功能的触发器也是一个二分频器。 作业：P212四 * §10.1 触发器 10.1 触发器 触发器是最简单、最基本的时序逻辑电路，常用的时序逻辑电路寄存器、计数器等，通常都是由各类触发器构成的。 触发器有两个稳定的状态：“0”状态和“1’状态； 不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。 根据上述触发器的特征可知，触发器可以记忆1位二值信号。根据逻辑功能的不同，触发器可以分为基本的RS触发器、时钟控制的RS触发器、JK触发器、 D触发器、T触发器等；按照触发方式的不同，又可分为电位触发器和边沿触发器。 一、RS触发器 1.基本RS触发器 由两个与非门交叉连接构成的基本RS触发器。逻辑图、逻辑符号如下图。 Q Q SD RD G1 G2 Q Q SD RD SD RD Q Q RD SD 直接复位或直接置0端。  R 即 Reset Q = 1，Q = 0 时，称为触发器的置位状态，即 1态，记为 Q = 1； Q = 0，Q = 1 时，称为触发器的复位状态，即0 态，记为 Q = 0。 在输入端的触发下，1→0或0→1，触发器的翻转。 直接置位或直接置1端。  S 即 Set 信号输入端 互补输出端，正常工作时，它们的输出状态相反。 低电平有效 工作原理 Q Q SD RD G1 G2 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 工作原理及逻辑功能 0 1 1 1 1 0 触发器被置 0 触发器置 0 1 0 Q Q SD RD G1 G2 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 1 0 0 1 1 1 触发器被置 1 触发器置 0 1 0 触发器置 1 0 1 Q Q SD RD G1 G2 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 1 1 触发器置 0 1 0 触发器置 1 0 1 触发器保持原状态不变 不 变 G1 门输出 G2 门输出 Q Q SD RD G1 G2 输出状态不定(禁用) 不 定 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 触发器置 0 1 0 触发器置 1 0 1 触发器保持原状态不变 不 变 0 0 1 1 当 RD 和 SD 同时由 0 变 1 时，翻转快的门输出变为0，另一个不得翻转。输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。 特性表 触发器的逻辑功能可以用真值表表示，即触发器次态和原态关系表。次态：指触发器在输入信号变化后的状态，用 Qn+1 表示。原态：指触发器在输入信号变化前的状态，用 Qn 表示。 0 0 0 0 1 × 触发器状态不定 0 × 1 0 1 0 1 0 0 触发器置 0 0 0 1 0 1 1 0 1 触发器置