- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
QUARTUSII的使用方法
QUARTUS II 的使用方法
原理图输入法
建立新工程。
菜单“file/new project wizard…”命令,弹出下图1所示的对话框,分别输入新工程所在的路径、工程名字和顶层实体的名字。其中,工程名字和顶层实体的名字必须相同。
图1
输入完名字后,点击“next”钮,如果新工程的路径不存在,则会提示创建该路径,如下图2,点击“是(Y)”,即可创建该路径。
图2
然后弹出如下图3对话框,
图3
选择该工程所需要加入的其他文件和库,若没有,则直接点击“next”钮。再弹出如下图4对话框,
图4
在此图4中选择目标器件。点击“next”钮,弹出如图5所示的对话框。
图5
在图5的对话框中选择第三方EDA工具,若没有,点击“next”钮,弹出如图6所示的对话框,点击“finish”钮,完成新工程的建立。
图6
建立原理图文件
菜单“file/new…”命令,弹出如图7所示的对话框,选择“Block Diagram/Schematic File”,点击“OK”钮。
图7
在图8所示的图形编辑窗口中的空白处放置元件符号、输入引脚和输出引脚,并对各输入引脚和输出引脚命名,然后连接各器件。
图8
保存文件,菜单“File/Save”命令,弹出如图9所示对话框,文件名默认与工程名相同,扩展名为.bdf。点击“保存”钮。
图9
(若是建立Verilog HDL 文件,则在图7中选择“Verilog HDL File”, 即可弹出文本编辑窗口,在该窗口中输入Verilog HDL 源程序文件后,保存该文件,之后操作就同下面各步骤。)
编译工程。菜单“Processing/Start Compilation”命令,开始编译,编译成功后,弹出图10所示的窗口。点击“确定”钮。
图10
建立矢量波形文件。
菜单“File/New…”命令,弹出图11的对话框,选择“Vector Waveform File”,点击“OK”钮。
图11
弹出如图12所示的矢量波形编辑窗口,在该窗口左边的空白处双击鼠标左键,弹出如图13所示的“Insert Node or Bus ”对话框。
图12
图13
在图13对话框中,点击“Node Finder…”钮,弹出如图14所示的对话框。
图14
点击图14中的“List”钮,则在“Nodes Found”栏中显示设计中的引脚名称,如图15所示。
图15
分别双击各输入引脚名,则相应的输入引脚显示在右边的“Selected Nodes”栏中,如图16所示。
图16
点击图16中的“OK”钮。返回“Insert Node or Bus”对话框。此时,在“Name”和“Type”栏里出现了“Multiple Items”。如图17所示。
图17
点击图17中的“OK”钮。选中的输入信号被添加在矢量波形编辑窗口中,如图18所示。
图18
根据需要,设置各输入信号的波形,设置完后,如图19所示。
图19
点击菜单“File/ Save”命令,保存该矢量波形文件,如图20所示,默认名字与工程名相同,扩展名为.vwf。
点击“保存”钮。
图20
功能仿真
菜单“Assignmengs/ Setting….”命令,弹出如图21所示对话框。选择“Simulation mode”为“Function”。
点击“ok”钮。
图21
执行菜单“ Processing/ Generate Functional Simulation Netllis”命令,创建功能仿真网络表。再执行“ Processing/ Start simulaiton”命令,开始功能仿真。结果如图22所示。功能仿真结果是不考虑器件延时的输出结果。
图22
时序仿真
菜单“Assignmengs/ Setting….”命令,弹出如图23所示对话框。选择“Simulation mode”为“Timing”。
点击“ok”钮。
图23
执行“ Processing/ Start simulaiton”命令,开始时序仿真。结果如图24所示。时序仿真结果是考虑器件延时的输出结果。
图24
文档评论(0)