华科计算机数电第四次实验技术分析.docxVIP

《数字电路与逻辑设计》实验报告 学生姓名： 学号： 所在班级： 第[ ]页 共[ ]页 数字逻辑实验报告（4） 团队成员： 姓名班级学号贡献百分比 实验部分：实验完成结果、时间 （亮点、完成、基本完成、未完成）总分 （实验部分70% +报告30%）第一个实验第二个实验第三个实验检查结果检查时间检查老师 报告人 ： 实验指导教师： 报告批阅教师： 计算机科学与技术学院 20 年 月 日 实验内容 基于FPGA应用的逻辑电路设计 实验目的 1．学习FPGA的设计方法； 2．掌握利用Verilog HDL设计逻辑电路的能力。 实验所用组件 Basys2开发板（芯片为XC3S100E，封装为CP132） 1套。 实验要求 4位二进制计数器（必选） 设计一个能清零、置数和进位/借位输出的增1/减1的4位二进制计数器，其结构框图如图1所示。电路输入为计数脉冲CP、工作模式选择M、预制初值D，C，B，A（其中D为高位，A为低位）和预制控制，清零端；输出为计数值QD，QC，QB，QA（QD为高位