verilog的阻塞和非阻塞赋值介绍.docVIP

这几天都在看这个经典问题，阻塞和非阻塞赋值，有点收获，也有很多疑问！?一、特点： 阻塞赋值：1、RHS的表达式计算和LHS的赋值更新，这两个动作之间不能插入其他动作，即所谓计算完毕，立即更新。 2、所谓阻塞就是指在一个“begin...end”块中的多个阻塞赋值语句内，只有上一句完全执行完毕后，才会执行下一语句，否则阻塞程序的执行。 非阻塞赋值：RHS的表达式计算和LHS的赋值更新分两个节拍执行，首先，应该是RHS的表达式计算，得到新值后并不立即赋值，而是放在事件队列中等待，直到当前仿真时刻的后期才执行（原因下文会提到）。?二、Verilog的分层事件队列： 在Verilog中，事件队列可以划分为5个不同的区域，不同的事件根据规定放在不同的区域内，按照优先级的高低决定执行的先后顺序，下表就列出了部分Verilog分层事件队列。其中，活跃事件的优先级最高（最先执行），而监控事件的优先级最低，而且在活跃事件中的各事件的执行顺序是随机的（注：为方便起见，在一般的仿真器中，对同一区域的不同事件是按照调度的先后关系执行的）。 ?当前仿真?时间事件 ?活跃事件 ?阻塞赋值，非阻塞赋值的RHS计算…… ?非活跃事件 ?显式0延时的阻塞赋值…… ?非阻塞赋值更新事件 ?由非阻塞语句产生的一个非阻塞赋值更新事件，并被调入当前仿真时刻。 ?监控事件 $monitor和$strobe等系统任务 ?将来仿真?时间事件 ? ?被调度到将来仿真时间的事件 ?三、结论： 由上表就可以知道，阻塞赋值属于活跃事件，会立刻执行，这就是阻塞赋值“计算完毕，立刻更新”的原因。此外，由于在分层事件队列中，只有将活跃事件中排在前面的事件调出，并执行完毕后，才能够执行下面的事件，这就可以解释阻塞赋值的第二个特点。 同样是由上表知，非阻塞赋值的RHS计算属于活跃事件，而非阻塞赋值更新事件排在非活跃事件之后，因此只有仿真队列中所有的活跃事件和非活跃事件都执行完毕后，才轮到非阻塞赋值更新事件，这就是非阻塞赋值必须分两拍完成的原因。 但是我有很多疑问，何为当前仿真时间，我认为是在当前CLK触发周期内，但是我使用了很多小程序来验证非阻塞赋值的时序列，结果却与理论不同，对于这个问题，仍然在疑惑中~~~在Verilog?HDL中，有两种过程性赋值方式，即阻塞式（blocking）和非阻塞式（non-blocking）。这两种赋值方式看似差不多，其实在某些情况下却有着根本的区别，如果使用不当，综合出来的结果和你所想得到的结果会相去甚远。Tip：所谓过程性赋值就是指在initial或always语句内的赋值，它只能对寄存器数?据类型的变量赋值。阻塞式（blocking）的操作符为?“? ?”非阻塞式（non-blocking）的操作符为?“? ?”首先，我们通过两个例子来看看这两种赋值方式的区别，这里使用的综合工具为DC。例1：非阻塞式赋值module?nonblock? clock,in1,in2,in3,in4,out ;input?clock,in1,in2,in3,in4;??output?out;reg?out;reg?f;always?@? posedge?clock begin??f? ?in2?|?in3; //语句1??if? in1 out? ?f??in4;????//语句2??else out? ?in4;endendmodule例1综合后的结果为（**注**）：module?nonblock? ?clock,?in1,?in2,?in3,?in4,?out? ;input??clock,?in1,?in2,?in3,?in4;output?out; wire?f,?n_6; mfntnq?out_reg? ?.q out ,?.da n_6 ,?.db in4 ,?.sa in1 ,?.cp clock ? ; mfntnq?f_reg? ?.q f ,?.da 1b1 ,?.db in2 ,?.sa in3 ,?.cp clock ? ; an02d1?U10? ?.z n_6 ,?.a1 f ,?.a2 in4 ? ;endmodule为了更直观，给出相应的schematic： 例2：阻塞式赋值module?block? clock,in1,in2,in3,in4,out ;input?clock,in1,in2,in3,in4;output?out;reg?out;reg?f;always?@? posedge?clock begin??f? ?in2?|?in3;????//语句1??if? in1 ??out? ?f?