eda实验完整版介绍.doc

EDA实验报告 焦中毅 座机电话号码1069 实验1 4选1数据选择器的设计 一、实验目的 1．学习EDA软件的基本操作。 2．学习使用原理图进行设计输入。 3．初步掌握器件设计输入、编译、仿真和编程的过程。 4．学习实验开发系统的使用方法。 二、实验仪器与器材 1．EDA开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 三、实验说明 本实验通过使用基本门电路完成4选1数据选择器的设计，初步掌握EDA设计方法中的设计输入、编译、综合、仿真和编程的过程。实验结果可通过实验开发系统验证，在实验开发系统上选择高、低电平开关作为输入，选择发光二极管显示输出电平值。 本实验使用Quartus II 软件作为设计工具，要求熟悉Quartus II 软件的使用环境和基本操作，如设计输入、编译和适配的过程等。 实验中的设计文件要求用原理图方法输入，实验时，注意原理图编辑器的使用方法。例如，元件、连线、网络名的放置方法和放大、缩小、存盘、退出等命令的使用。学会管脚锁定以及编程下载的方法等。 四、实验要求 1．完成4选1数据选择器的原理图输入并进行编译； 2．对设计的电路进行仿真验证； 3．编程下载并在实验开发系统上验证设计结果。 五、实验结果 4选1数据选择器的原理图： 仿真波形图： 管脚分配： 实验2 四位比较器 一、实验目的 1．设计四位二进制码比较器，并在实验开发系统上验证。 2．学习层次化设计方法。 二、实验仪器与器材 1．EDA开发软件 一套 2．微机 一台 3．实验开发系统 一台 4．打印机 一台 5．其它器件与材料 若干 三、实验说明 本实验实现两个4位二进制码的比较器，输入为两个4位二进制码和，输出为M（A B），G（A B）和L（A B）（如图所示）。用高低电平开关作为输入，发光二极管作为输出，具体管脚安排可根据试验系统的实际情况自行定义。 四、实验要求 1．用硬件描述语言编写四位二进制码 比较器的源文件； 2．对设计进行仿真验证； 3．编程下载并在实验开发系统上进行 硬件验证。 四位比较器功能框图 五、实验结果 四位比较器VHDL源文件： library ieee; use ieee.std_logic_1164.all; entity comp4 is port A3,A2,A1,A0: in std_logic; B3,B2,B1,B0: in std_logic; G,M,L: out std_logic ; end comp4; architecture behave of comp4 is begin p1: process A3,A2,A1,A0,B3,B2,B1,B0 variable comb1,comb2: std_logic_vector 3 downto 0 ; begin comb1: A3A2A1A0; comb2: B3B2B1B0; if comb1 comb2 then G ’1’; M ’0’; L ’0’; elsif comb1 comb2 then M ’1’; G ’0’; L ’0’; else L ’1’; G ’0’; M ’0’; end if; end process p1; end behave; 仿真波形图： 管脚分配： 试验3 并行加法器设计 一、试验目的 1.设计一个4位加法器。 2.体会用VHDL进行逻辑描述的优点。 3,熟悉层次化设计方法。 二、试验仪器与器材 1.EDA开发软件 一套 2.微机 一台 3.试验开发系统 一台 4.打印机 一台 5.其他器材和材料 若干 三、试验说明 本试验实现一个4位二进制数加法器，其功能框图如图所示。试验时用高低电平开关作为输入，用数码管作为输出（或用发光二极管），管脚锁定可根据试验系统自行安排。 四、实验要求 1．用硬件描述语言编写4位二进制数全加器的源文件； 2．对设计文件进行编译； 3．仿真设计文件； 4．编程下载并进行试验验证。 五、试验结果 4位二进制全加器的源文件： library ieee; use ieee.std_logic_1164.all; entity adder4 is port a,b: in std_logic_vector 3 downto 0 ; cin: in std_logic; sum: out std_logic_vector 3 downto 0 ; count: out std_logic ; end adder4; architecture behavioral of adder4 is begin p1:process a,b,cin variable vsum: std_logic_vector 3