点阵电子显示屏(唐都试验箱)解读.docxVIP

信息科学与技术学院 微机原理与接口技术 课程设计报告 题目名称：点阵电子显示屏的设计 学生姓名：潘伟 学 号：2011508175 专业年级：电信(一)班 指导教师：刘恩博 时 间：2014年1月5日 第一部分 设计任务 1.1设计目的与任务 通过本课程设计,加深理解所学理论知识,提高运用知识的能力,掌握一般电路的分析方法，强化独立分析与解决问题的能力。 学习掌握一般的软硬件的设计方法和查阅、运用资料的能力； 熟悉点阵显示系统的设计，加深对8255工用方式的理解。 1.2设计课题 课题名称：设计一个点阵电子显示屏 1.3课题要求 8X8点阵LED字符显示器能显示“石大信息”几个汉字 扩展功能：滚动显示 第二部分系统总体设计 2.1 硬件介绍 2.1.1 8086介绍 8086 CPU负责对8255芯片进行工作方式控制和数据处理，对时钟信号进行响应并控制led数码管进行显示。 各个引脚功能如下所示： AD7~AD0（双向。三态） 为低8位地址／数据的复用引脚线。采用分时的多路转换方法来实现对地址线和数据线的复用。在总线坐骑的T1状态。这些银线表示为这些银线用作株距总线。可见对复用信号使用时间来加以划分的。它要求在T1状态线出现低8位地址时，用地址锁存器加以锁存。这样在随后的T状态，即使这些线用作数据线，而第8位地址线的地址在个体却被记录保存下来，并送到地址总线上。在DMA方式时，这些银线被浮置为高阻状态。 A15~A8（输出，三态） 为8位地址线。在读写存储器或外设端口色中个总线周期内，都作为地址线输出高8位地址。在DMA方式时，这些引线被浮置为高阻。 A19/S6~A16/S3（输出。三态） 为地址／状态服用引脚线，在总线周期的T1状态，这些线表示为最高4位的地址线，在总线周期的其他T状态，这些线用作提供状态信息，同样需要地址锁存器对T1状态出现的最高4位地址加以锁存。状态信息S6总是为低电平，S5反映当前允许中断标志的状态。S4与S3一起指示当前那一个段寄存器被使用。在DMA方式时，这些引线被浮置为高阻。 RD（输出，三态） 读信号，当其有效时表示正在对存储器或I／O端口进行读操作。若IO／M为低电平，表示读取存储器的数据，若IO／M为高电平，表示读取I／O端口的数据。在DMA方式时，这些引线被浮置为高阻。 READY（输入） 为准备就绪信号。低电平有效。本信号由等待指令WAIT来检查。我们知道当CPU执行WAIT指令时，CPU处于等待状态，一旦检测到TEST号为低，则结束等待状态，继续执行WAIT指令下面的指令。 TEST（输入） 为检测信号，低电平有效。本信号由低呢古代指令WAIT来检查。我们知道当CPU执行WAIT指令时，CPU处于等待状态，一旦检测到TEST号为低，则结束等待状态，继续执行WAIT指令下面的指令。 INTR（输入） 可屏蔽中断请求信号，高电平有效。CPU在执行每条指令的最后一个T状态时，去采样INTR信号，若发现有效，而中断允许标志IF有为1，则CPU在结束当前指令周期后相应中断请求，赚取执行中断处理程序。 NMI（输入） 非屏幕中断请求信号，为一个边缘触发信号，不能有软件加以屏蔽。只要在NMI线上出现由低到高的变化信号，则CPU就会在当前指令中，赚取之行给屏蔽中断处理程序。 RESET（输入） 复位信号，高电平有效，复位时该信号要求维持高电平值到4个时钟周期，若使初次加电，则高电平信号至少要保持50us，复位信号的到来，将立即结束CPU的当前操作，内部寄存器恢复到初始状态。当RESET信号从高电平回到低电平时，及复位后进入重新启动时，变质型从内存FFFF0H处带式的指令，通常在FFFF0H存放一条无条件转移指令，转移到系统程序的实际入口处。这样只要系统被复位启动，就自动进入系统程序。 CLK(输入) 时钟信号，它为CPU和总线控制电路提供基准时钟，对时钟信号要求：1／3周期为高电平，2／3周期为低电平。8088的标准时钟频率为5MZ。 电源和地 VCC为电源引线，单一的为+5V电源。引脚为1和20为两条GND线，要求均要接地。 IO／M 访问存储器或I／O端口的控制信号。若IO／M为高电平，则访问的是I／O端口；若IO／M为低电平，则访问的是存储器。 WR 写信号。当其有效时表示CPU正在对存储器或I／O端口进行写操作，具体对水进行写操作，有IO／M信号决定。本信号在总线周期的T2，T3。TW状态有效。在DMA方式时，此线被浮置为高阻。 2.1.2 8255A简介 8255A可编程外围接口芯片是Intel公司生产的通用并行I/O接口芯片，它具有A, B, C三个并行接口，用+5V单电源供电，能在以下三种工作方式下工作: 方式0-基木输入/输出方式 方式1-选通输入/输出方式