4.1中断系统.pptVIP

第4章 中断系统、定时器/计数器和串行口 4.1 中断系统 4.2 定时器/计数 4.3 串行口 4.1 中断系统 1．知识目标 掌握89S51单片机中断系统结构及中断处理过程；学会编写利用中断方式实现数据输入/输出程序；了解外部中断源扩展的方法。 2．能力目标 通过直观教学和教师的具体讲解，培养学生的逻辑思维和抽象思维能力；培养学生归纳总结问题的能力。 3．情感目标 通过对专业入门知识的生动形象的教学，使学生对本课程的产生浓厚兴趣，激发学生的学习热情。 4.1 中断系统 一、输入/输出方式及中断的概念 1.输入/输出方式 CPU与外设的信息交换称为输入/输出。输入/输出方式有三种。 无条件传送方式 2．中断的概念 (1) 中断: CPU正在执行程序的过程中，由于CPU之外的某种原因，有 必要暂停该程序的执行，转而去执行相应的处理程序，待处理程序结 束之后，再返回原程序断点处继续运行的过程。 (2) 中断系统: 实现中断过程的软、硬件系统。 (3) 中断源: 提出中断申请的来源。中断源一般有外设、定时时钟、 故障源等。 (4) 主程序与中断服务程序: CPU执行的当前程序称为主程序。CPU转 去对突发事件的处理程序，称为中断服务程序。 (5) 中断优先级: 当多个中断源同时申请中断时，为了使CPU能够按照 用户的规定先处理最紧急的，然后再处理其他事件，中断系统设置有 中断优先权排队电路，通过用户的设置，排在前面的中断源称为高级 中断，排在后面的称为低级中断。 (6) 中断嵌套: 当CPU响应某一中断源请求而进入中断处理时，若更高 级别的中断源发出申请，则CPU暂停现行的中断服务程序，去响应优 先级更高的中断，待更高级别的中断处理完毕后，再返回低级中断服 务程序，继续原先的处理，这个过程称为中断嵌套。 二、89S51中断系统结构 89S51中断系统有5个中断源，2级中断优先级。结构框图 如图所示。 1．中断源 89S51的5个中断源分别为:2 个外部中断(由INT0、INT1引脚输入中断请求信号)、2个片内定时器/ 计数器溢出中断(T0、T1)、1个片内串行口中断(TX—发送、RX—接收)。 2.中断请求标志寄存器是由定时器控制寄存器（TCON）和串行口控制寄存器（SCON）的若干位构成，如图所示。 3.中断允许控制寄存器IE：控制着中断的允许与禁止。 4.中断优先级控制寄存器IP ：89S51有2级中断优先级，每一个中断源都可以软件设置为高级中断或低级中断，由中断优先级控制寄存器IP控制。相应位置“1”时，此中断为高级中断，清“0”时设置为低级中断 5．中断硬件查询电路 若CPU同时接收到两个不同优先级的中断时,则先处理高级中断。 若CPU同时接收的是多个同级中断时,则通过内部硬件查询逻辑电路,按查询顺序确定应先响应哪一个中断请求。在同级中断中,查询顺序(由高到低)是:外部中断0、定时器T0 中断、外部中断1、定时器T1 中断、串行口中断。 注意，这种同级中断的查询顺序只在同时申请中断时确定先后次序,但不能引起中断嵌套。 三、中断的处理过程 89S51中断的处理过程： 1.中断查询 CPU在每个机器周期结束时查询中断源是否有中断申请，若没有，则继续当前任务；若有，则自动设置相应中断请求标志位。 2.中断的响应条件 中断请求标志为1； CPU中断开放，即EA=1且相应中断允许位=1 无同级或更高优先级中断正在被服务； 为保证指令执行得正确，必须现行指令执行完，若现行指令为中断返回RETI或访问IE、IP寄存器指令，必须执行完该指令和紧接着的下一条指令后才能响应中断。 注：上述只要有一个条件不满足，就不会立即响应中断。 3.响应中断 首先设置相应的优先级状态触 发器，以便屏蔽后面的同级或低级中断请求。 保护现行程序断点地址，即把 当前PC的内容送入堆栈（硬件执行LCALL指令）。 进入指定的中断服务程序入口 地址。 89S51规定各中断源有相应的 服务程序入口地址： 4.执行中断服务程序 中断服务程序的设计不仅要考虑完成相应的服务任务，而且还要考虑现场保护与现场恢复，以便保护主程序中不应破坏的数据。 5.中断返回 中断返回指令RETI的作用如下: (1) 清除响应时设置的优先级状态触发器； (2) 恢复主程序断点地址，即把堆栈的内容送给PC。 6.中断请求的撤除 CPU响应某中断后，在返回之前必须撤除上一次中断请求，否则会错误地引起另一次中断的发生。 四、外部中断源的扩展 89S51单片机只有两个外部中断源，在实际应用中可能会