第四章8088的总线操作和时序.pptVIP

第四章 8086的总线操作和时序 二、CPU的时序和存储器及外设的时序 参见P171图5-7 8086CPU T1:A19-A16(锁存）、AD15-AD0（锁存） T2:CPU发出读信号 T3-T4下降沿，采样数据总线D15-D0获取数据总线周期结束 CPU读存储器时序，不管M接到地址和读命令信号后，能否在T4前沿把数据送至数据总线 配合问题是ready线（ M /IO输给CPU状态线) T3状态的下降沿采样ready信号： 若M或I/O能在T4状态前沿前把数据送至数据总线，ready为一，CPU在T3状态以后进入T4状态，采样数据，总线周期结束。 若M或I/O 不能在T4状态前把数据送至数据总线，则ready为0，CPU在T3状态结束插入TW（且保持采样ready),若ready＝1，TW结束，CPU进入T4，采样数据，结束总线周期。 目的：1）了解指令执行过程 2）选用指令，缩短M和执行时间 MOV AX, 0 4个T SUB AX, AX XOR AX,AX 3个T 3）时序配合（CPU、IO/M）