时序逻辑电路(触发器)分析.pptVIP

同步触发器的空翻 ４.３.３同步D触发器（D锁存器） CP=1期间有效 将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程： 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。 　　同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。 同步RS触发器的空翻现象 1 2 3 为解决空翻问题采用维持-阻塞式触发器 维持-阻塞式触发器 维持-阻塞式触发器 维持-阻塞式触发器波形图 边沿触发器状态的变化只和时钟边沿时刻的输入和当时的状态有关，和其他时钟状态下的输入无关。 集成同步D触发器 CP1、2 CP3、4 POL＝1时，CP＝1有效，锁存 的内容是CP下降沿时刻D的值； POL＝0时，CP＝0有效，锁存 的内容是CP上升沿时刻D的值。 ４.３.３同步JK触发器 CP=1期间有效 将S=JQn、R=KQn代入同步RS触发器的特性方程，得同步JK触发器的特性方程： 特性表 JK=00时保持 JK=01时置0 JK=10时置1 JK=11时翻转 状态图 波形图 在数字电路中，凡在CP时钟脉冲控制下，根据输入信号J、K情况的不同，具有置0、置1、保持和翻转功能的电路，都称为JK触发器。 主从RS触发器 1.电路组成及逻辑符号 　 主从RS触发器 （a） 逻辑电