简易乐音合功率放大器.docVIP

简易乐音合成及功率放大器 摘要：本系统以STM32为控制核心，辅以现场可编程逻辑器件FPGA，制作简易谐波合成器，采用多路数字频率合成（DDS）方式产生简单的谐波，并制作基于一阶Δ-Σ调制器的D类功率放大器。其中谐波合成器部分，通过在FPGA内部定制正弦函数表，单片机给FPGA发送不同的幅度控制字、频率控制字、相位控制字，得到特定的基波和各次谐波，由内部加法器合成，再通过DAC输出恒定的包络信号。后级D类功率放大器，首先对输入音频信号积分处理，采用高速比较器和高频三角波比较，输出一组脉宽对应于输入音频信号变化规律的PWM波，再由此PWM信号，控制后级半桥MOS管的交替开关，最后经LC无源滤波器滤除其中的高频谐波，恢复出有用的音频信号。该设计实现了，频率范围110Hz-1176Hz的基波信号频率不大于0.5Hz的步进可调，各次谐波相对于基波强度的-20dB-10dB，不大于1dB的步进可调，功率放大器输出大于10W，效率高于75%，完成了设计的基本和发挥部分。 关键词：DDS 音频信号 D类功放 系统设计方案与论证 要实现满足题目要求的谐波合成器，D类功率放大器，需要解决以下几个方面的问题，一是为产生恒定的包络信号，需要在FPGA内部实现，基波和各次谐波的幅度的自适应调节和对基波和各次谐波强度，频率，相位的小分辨率步进可调；二是对音频信号的调制和后级两个MOS管实现精确的交替开关；三是解调出音频信号的滤波器设计。 谐波合成器模块 方案一：采用集成芯片AD9851产生所需的基波和各次谐波。AD9851是AD公司采用先进DDS直接数字频率合成技术生产的高度集成产品，在其内部已经集成了数模转换器以及低通滤波器，可以产生一个频谱纯净、频率相位都可编程的正弦波。但是其内部不能实现输出信号的幅度控制，各次谐波的合成也需在外部实现，硬件电路复杂，难以达到理想效果。 方案二：采用现场可编程逻辑器件FPGA，在内部生成乘法器、相位累加器、正弦函数查找表，以稳定度高的的参考时钟为参考源，很容易实现输出正弦信号的幅度、频率、相位的精准调节。内部也可实现基波和各次谐波幅度的自适应调节，输出所需要的恒定包络，大大减少了外部硬件电路设计。 所以，在此采用方案二，其优点是控制灵活，减少了外部电路设计。 Δ-Σ调制模块 方案一：采用数字方法实现，首先在FPGA内部设计出一个插值滤波器对PCM信号做过采样，提高其采样率，然后Δ-Σ调制器把所得到的x bit的信号转化为1 bit的数据流，实现对音频信号的调制。但是对于软件设计过于复杂，因此不采用此方案。 方案二：采用模拟硬件电路搭建，将模拟输入信号首先通过积分器，再利用比较器和高频三角波进行比较，比较器的输出就是PWM波，用来驱动高速功率开关。硬件电路简单，容易实现。 综上所述，由于方案一的数字方法，软件设计相对复杂，在此选择方案二中易于实现的硬件电路设计方法。 D类功率放大器模块 开关管的选择。为提高功率放大器的效率和输出功率，开关管的选择非常重要，对它的要求是高速、低导通电阻、低损耗。 方案一：选用晶体三极管,晶体三极管需要较大的驱动电流，并存在储存时 间，开关特性不够好，使整个功放的静态损耗及开关过程中的损耗较大。 方案二：选用MOSFET管。MOSFET管具有较小的驱动电流、低导通电阻及良好的开关特性，故选用高速MOSFET管。 b、输出方式的选择。 方案一：选用H全桥型输出方式，全桥在音频性能上更好一些，全桥拓扑需要两个半桥功放，这样就需要更多的元器件。尽管如此，桥拓扑的固有差分输出结构可以消除谐波失真和直流偏置，就像在AB功放中一样。一个全桥拓扑允许用更好的PWM调制方案，但是全桥涉及到死区时间的精准控制，设计起来比较复杂。 方案二：选用H半桥型输出方式，半桥不涉及到死区时间的控制，所以设计起来较全桥简单易行，同样也能设计指标的要求 综上所述，本设计采用，MOS管组成的半桥拓扑，简单易行。 理论分析与计算 1、DDS关键参数分析与计算 DDS直接数字频率合成的原理框图如图所示，是由乘法器，相位累加器，以及正弦函数查找表组成，通过单片机发送幅度控制字，频率控制字，相位控制字产生所需要的基波和各次谐波。由于题目规定谐波强度不大于1dB的步进可调，,则有所以幅度控制字的位数应大于等于正弦函数值的位宽，由于选取的数据位宽为12位，所以幅度控制字选取为12位，其可以达到的步进精度，大于题目要求的1dB。对于相位的最小步进可调值，题目规定不大于2°，其可调范围为-180°-180°则有，所以相位控制字设定为8位，相位步进为小于题目要求的2°。 DAC重构滤波器理论分析 由于产生的音频信号中四次谐波最好频率为7.04kHz,通过DAC芯片输出的正弦波中含有很多高次谐波分量，为了让输出波形变得更加平滑，所以后级通