确保信号完的电路板设计准则（二）.docVIP

确保信号完整性的电路板设计准则（二） 6 、技术选择 不同的驱动技术适于不同的任务。信号是点对点的还是一点对多抽头的？信号是从电路板输出还是留在相同的电路板上？允许的时滞和噪声裕量是多少？作为信号完整性设计的通用准则，转换速度越慢，信号完整性越好。 50MHz 时钟采用 500ps 上升时间是没有理由的。一个 2-3ns 的摆率控制器件速度要足够快，才能保证 SI 的品质，并有助于解决象输出同步交换 (SSO) 和电磁兼容 (EMC) 等问题。 在新型 FPGA 可编程技术或者用户定义 ASIC 中，可以找到驱动技术的优越性。采用这些定制 ( 或者半定制 ) 器件，你就有很大的余地选定驱动幅度和速度。设计初期，要满足 FPGA( 或 ASIC) 设计时间的要求并确定恰当的输出选择，如果可能的话，还要包括引脚选择。 在这个设计阶段，要从 IC 供货商那里获得合适的仿真模型。为了有效的覆盖 SI 仿真，你将需要一个 SI 仿真程序和相应的仿真模型 ( 可能是 IBIS 模型 ) 。 最后，在预布线和布线阶段你应该建立一系列设计指南，它们包括\xA9U目标层阻抗、布线间距、倾向采用的器件工艺、重要节点拓扑和端接规划。 7 、预布线阶段 预布线 SI 规划的基本过程是首先定义输入参数范围 ( 驱动幅度、阻抗、跟踪速度 ) 和可能的拓扑范围 ( 最小 / 最大长度、短线长度等 ) ，然后运行每一个可能的仿真组合，分析时序和 SI 仿真结果，最后找到可以接受的数值范围。 接着，将工作范围解释为 PCB 布线的布线约束条件。可以采用不同软件工具执行这种类型的“清扫”准备工作，布线程序能够自动处理这类布线约束条件。对多数用户而言，时序信息实际上比 SI 结果更为重要，互连仿真的结果可以改变布线，从而调整信号通路的时序。 在其它应用中，这个过程可以用来确定与系统时序指针不兼容的引脚或者器件的布局。此时，有可能完全确定需要手工布线的节点或者不需要端接的节点。对于可编程器件和 ASIC 来说，此时还可以调整输出驱动的选择，以便改进 SI 设计或避免采用离散端接器件。 8 、布线后 SI 仿真 一般来说， SI 设计指导规则很难保证实际布线完成之后不出现 SI 或时序问题。即使设计是在指南的引导下进行，除非你能够持续自动检查设计，否则，根本无法保证设计完全遵守准则，因而难免出现问题。布线后 SI 仿真检查将允许有计划地打破 ( 或者改变 ) 设计规则，但是这只是出于成本考虑或者严格的布线要求下所做的必要工作。 现在，采用 SI 仿真引擎，完全可以仿真高速数字 PCB( 甚至是多板系统 ) ，自动屏蔽 SI 问题并生成精确的“引脚到引脚”延迟参数。只要输入信号足够好，仿真结果也会一样好。这使得器件模型和电路板制造参数的精确性成为决定仿真结果的关键因素。很多设计工程师将仿真“最小”和“最大”的设计角落，再采用相关的信息来解决问题并调整生产率。 9 、后制造阶段 采取上述措施可以确保电路板的 SI 设计品质，在电路板装配完成之后，仍然有必要将电路板放在测试平台上，利用示波器或者 TDR( 时域反射计 ) 测量，将真实电路板和仿真预期结果进行比较。这些测量数据可以帮助你改进模型和制造参数，以便你在下一次预设计调研工作中做出更佳的 ( 更少的约束条件 ) 决策。 10 、模型的选择 关于模型选择的文章很多，进行静态时序验证的工程师们可能已经注意到，尽管从器件数据表可以获得所有的数据，要建立一个模型仍然很困难。 SI 仿真模型正好相反，模型的建立容易，但是模型数据却很难获得。本质上， SI 模型数据唯一的可靠来源是 IC 供货商，他们必须与设计工程师保持默契的配合。 IBIS 模型标准提供了一致的数据载体，但是 IBIS 模型的建立及其品质的保证却成本高昂， IC 供货商对此投资仍然需要市场需求的推动作用，而电路板制造商可能是唯一的需方市场。 11 、未来技术的趋势 设想系统中所有输出都可以调整以匹配布线阻抗或者接收电路的负载，这样的系统测试方便， SI 问题可以通过编程解决，或者按照 IC 特定的工艺分布来调整电路板使 SI 达到要求，这样就能使设计容差更大或者使硬件配置的范围更宽。 目前，业界也在关注一种 SI 器件技术，其中许多技术包含设计好的端接装置 ( 比如 LVDS) 和自动可编程输出强度控制和动态自动端接功能，采用这些技术的设计可以获得优良的 SI 品质，但是，大多数技术与标准的 CMOS 或者 TTL 逻辑电路差别太大，与现有仿真模型的配合不大好。 因此，