第三章组合电路的与设计材料.ppt

第三章 组合电路的分析与设计 信息与通信工程学院 陈佃军 第三章 组合电路的分析与设计 3.1 组合逻辑电路的特点：没有反馈，不包含记忆元件 3.2 组合逻辑电路的分析 分析步骤: 写出逻辑表达式 列出真值表 确定电路的逻辑功能 3.3 小规模组合逻辑电路的设计 一般设计步骤 3.3.1 由设计要求列出真值表 例3.3.1 有一火灾报警系统，设有烟感，温感和紫外光感三种不同类型的火灾探测器。为了防止误报警，只有当其中两种或两种以上的探测器发出火灾探测信号时，报警系统才产生报警控制信号。列出真值表。 3.3.2 逻辑函数的两级门实现 两级与非门电路的实现：与或式，可用两级与非门电路实现 3.3.3 逻辑函数的三级门实现 输入信号源只提供原变量，不提供反变量。 3.3.4 组合电路实际设计中的几个问题 多输出函数的设计：尽可能利用公用项 3.3.5 组合电路设计实例 例3.3.11 用或非门设计一个8421BCD码的四舍五入电路 3.4组合逻辑电路的冒险 3.4.2功能冒险与消除方法1.功能冒险 在组合电路中，当有两个或两个以上输入变量同时发生变化，变化前后电路的输出相同，而在输入变量发生变化时可能出现瞬时错误输出，这种现象称为静态功能冒险。 串行级联 并行级联 应用 [例3.5.1] 用数码比较器构成用8421BCD码表示的一位十进制数的四舍五入电路。 A3 A2 A1 A0 和 4（0100）比较 3.5.2 编码器与优先编码器 将所要处理的信息或数据赋予二进制代码的过程称为编码，实现编码功能的电路称为编码器，如图3.5.5所示。 表3.5.2 编码器真值表 优先编码器各个输入端的优先权是不同的，若几个输入同时有信号到来，输出端给出优先权较高的那个输入信号所对应的代码。 基本功能 74148是八线至三线优先编码器，图3.5.7是其逻辑电路及引脚图。图中 分别代表十进制数0～7，角标越大，优先权越高， 是使能输入端； 为编码输出端，Ys是使能输出端， 是扩展输出端，此两端都用于扩展编码器功能。输入信号是低电平有效，输出为三位二进制反码，表3.5.3为其功能表。 表3.5.3 优先编码器74148功能表 根据逻辑图和功能表，写出三位编码输出表达式： 功能扩展 用两片74148可扩展成16线至4线的优先编码器。 应用:用一片74148和外加门构成8421BCD码编码器。 解：8421BCD码编码器需要10个输入和4个输出，而74148只有8个输入和3个输出，利用使能输入端 扩展输入端，如下图所示。 1. 二进制译码器 二进制译码器满足关系式：m=2n，即完全译 码，输出是输入变量的各种组合，因此一个输出 对应一个最小项，又称为最小项译码器。若输出 是1有效，称作高电平译码，一个输出就是一个 最小项；若输出是0有效，称作低电平译码，一 个输出对应一个最小项的非。 (1)基本功能 下图所示为74LS138三线至八线译码器，输入为三位二进制数A2、A1、A0，输出有八个。 表3.5.5 三线——八线译码器功能表 (2)扩展功能 ①基本扩展：用三线至八线译码器组成四线至十六线译码器。 ②并行扩展 用三线至八线译码器组成六线至六十四线译码器 (3)应用 ①在存储器中的应用 用作地址译码器或指令译码器 ②作数据分配器 可将数据按要求分配到不同地址的通道上去。 [例3.5.5]用3－8线译码器实现函数 F=∑m(0 ,3,4,7)。 2.二－十进制译码器 (2)功能扩展 3.数字显示译码器 3.5.4 数据选择器 74LS153 当 ＝0时，其输出表达式为： （2）功能扩展 ①利用使能端扩展 [例3.5.7] 用八选一MUX构成六十四选一MUX 。 ①逻辑变量数≤所选用MUX地址端数时 [例3.5.8] 用八选一数据选择器实现三变量的奇校验函数。 显然用BC作地址变量电路更简单。 。 3.5.5 数据分配器 1.基本功能 集成9位奇偶校验器74LS280 输出表达式为： 2.汉明码 既具有检错功能 又具有纠错功能 是多重的奇偶校验码 汉明码的编码 8421汉明码是由8421码和三位校验位组成 8421码为I4、I3、I2、I1 三位汉明校验位为P3、P2、P1 例如，发送端发出的8421汉明码为： 7 6 5 4 3 2 1 0 1