数字电子线路第三章逻辑门电路课件.ppt

3.1 分立元件门电路 3.2 TTL集成逻辑门电路 *3.3 发射极耦合逻辑门和I2L门 3.4 MOS逻辑门 3.5 74系列和4000系列逻辑门电路的使用 3 逻辑门电路 3基本要求： 1）了解分立元件的开关特性； 2）掌握TTL门电路逻辑功能的分析方法； 3）熟练掌握基本逻辑门（与、或、与非、或非、异或门）、 三态门、OD门（OC门）和传输门的逻辑功能。 4）熟悉逻辑门的主要参数及在应用中的接口问题。 作业：TTL非门、与非门、或非门工作原理； 3.7、3.8、3.9的a、c； 3.12；3.15 1) 逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。 2) 逻辑门电路的分类 二极管门电路 三极管门电路 TTL门电路 MOS门电路 PMOS门 CMOS门 逻辑门电路 分立门电路 集成门电路 NMOS门 数字集成电路简介 在数字电路中，MOS管多采用增强型。 3.1 分立元件门电路 正向导通时： UD(ON)≈0.7V（硅） 0.3V（锗） RD≈几Ω ～几十Ω， 相当于开关闭合 反向截止时： 反向饱和电流极小 反向电阻很大（约几百kΩ） 相当于开关断开 3.1.1 二极管开关特性 ∴D相当于受外加电压极性控制的开关。 3.1.3 MOS管的开关特性 NMOS管的电路符号及转移特性 接正电源 截止 导通 导通电阻相当小 MOS管的开关特性 PMOS管的电路符号及转移特性 接负电源 导通 导通电阻相当小 截止 当|VGS||VGS（th）|， MOS管导通； 当|VGS||VGS（th）|， MOS管截止。 Y 3.1.4 分立元件逻辑门电路 1） 二极管与门电路 工作原理 A、B为输入信号（+3V或0V） Y为输出信号 ，VCC＝+5V A B Y 0V 0V 0.7V 0V 3V 0.7V 3V 0V 0.7V 3V 3V 3.7V A B Y 0 0 0 0 1 0 1 0 0 1 1 1 二极管与门的真值表 A、B全1，Y才为1。 采用正逻辑 实现与逻辑 仿真 0 1 1 0 输出L 输入A 逻辑真值表 逻辑表达式 L = A 饱和 截止 T4 低电平 截止 截止 饱和 倒置工作 高电平 高电平 导通 导通 截止 饱和 低电平 输出 D4 T3 T2 T1 输入 3.2.1 双极型三极管非逻辑门电路 1） TTL或非门 若A、B中有一个为高电平: 若A、B均为低电平: T2A和T2B均将截止， T3截止。 T4和D饱和， 输出为高电平。 T2A或T2B将饱和， T3饱和，T4截止， 输出为低电平。 逻辑表达式 3.2.4 TTL或非门电路 3.2.4 TTL或非门电路 2） TTL与或非门电路 T11,T21与T12,T22构成的电路结构完全相同，相当于前述的TTL与非门的T1,T2构成的电路结构。 A、B端同时输入高电平将使T5导通T4截止，输出低电平；只要输入有低电平，则T5截止, T4导通，输出高电平。 同理，C、D端同时输入高电平将使T5导通T4截止。只要输入有低电平，则T5截止, T4导通。所以： 扇出数：正常工作情况下，所能带同类门电路的最大数目。 （a)拉电流工作情况 当负载门的个数增加时，总的拉电流将增加，会引起输出高电压的降低。但不得低于输出高电平的下限值，这就限制了负载门的个数。 高电平扇出数: IOH :驱动门的输出端为高电平电流 IIH :负载门的输入电流为。 3.2.6 TTL门电路的技术参数 扇入数：即输入端的个数，取决于逻辑门的输入端的个数。 6) 扇入、扇出系数 VNH/V VNL/V 5 1.5 1.0 8 ×10－3 1×10－3 8 ＋5 高速CMOS 15 9.0 6.5 180 ×10－3 15×10－3 12 ＋15 VDD=15V 5 3.4 2.2 225 ×10－3 5×10－3 45 ＋5 VDD=5V CMOS 0.8 0.130 0.135 30 40 0.75 －4.5 CE100K系列 0.8 0.125 0.155 50 25 2 －5.2 CE10K系列 ECL 13 7.5 7 2550 30 85 ＋15 HTL 3.5 0.5 0.4 15 2 7.5 ＋5 CT54LS/74LS 3.5 2.2 1.2 150 15 10 ＋5 CT54/74 TTL 输出逻辑摆幅/V 直流噪声容限 功耗－延迟积/mW-ns 静态功耗/mW 传输延迟时间/ns 电源电压/V 电路类型 　　各类数字集成电路