上海交通大学嵌入式第2讲ARM的体系结构教材.pptVIP

电子信息与电气工程学院 * (1) ARM体系结构所支持的异常类型 异常类型 向量地址 优先级 具体含义 复位 01 当处理器的复位电平有效时，产生复位异常，程序跳转到复位异常处理程序处执行。 未定义指令 06 当ARM处理器或协处理器遇到不能处理的指令时，产生未定义指令异常。可使用该异常机制进行软件仿真。 软件中断 06 该异常由执行SWI指令产生，可用于用户模式下的程序调用特权操作指令。可使用该异常机制实现系统功能调用。 指令预取中止 0x0000000C 5 若处理器预取指令的地址不存在，或该地址不允许当前指令访问，存储器会向处理器发出中止信号，当预取的指令被执行时，处理器会产生指令预取中止异常。 数据中止 02 若处理器数据访问指令的地址不存在，或该地址不允许当前指令访问时，处理器产生数据中止异常。 IRQ 04 当处理器的外部中断请求引脚有效，且CPSR中的I位为0时，产生IRQ异常。系统的外设可通过该异常请求中断服务。 FIQ 0 3 当处理器的快速中断请求引脚有效，且CPSR中的F位为0时，产生FIQ异常。 3。ARM处理器结构 电子信息与电气工程学院 * (2) ARM处理器对异常的响应 当发生异常时，除复位异常外，ARM处理器对异常的响应过程如下： ? 将CPSR的内容保存到将要执行的异常中断对应的SPSR中，以实现对处理器当前状态、中断屏蔽位以及各条件标志位的保存; ? 设置当前状态寄存器CPSR中的相应位; 设置CPSR模式控制位(CPSR[4:0]), 使处理器进行相应的执行模式; 设置中断标志位(CPSR[6]=1), 禁止IRQ中断; 当进入Reset或FIQ模式时, 还要设置中断标志位(CPSR[7]=1), 禁 止FIQ中断; ? 将引起异常指令的下一条指令的地址保存到新的异常工作模式的R14，即R14_mode中，使异常处理程序执行完后能正确返回原程序。 3。ARM处理器结构 电子信息与电气工程学院 * ? 给程序计数器PC强制赋值，使程序从相应的矢量地址开始执行中断处理程序。 ARM处理器对异常的响应过程用伪码可以描述为： R14_Exception_Mode = Return Link SPSR_Exception_Mode = CPSR CPSR[4:0] = Exception Mode Number CPSR[5] = 0 ;当运行于ARM工作状态时 CPSR[6] = 1 ;禁止新的IRQ异常 If Exception_Mode == Reset or FIQ then ;当响应FIQ异常时，禁止新的FIQ异常 CPSR[7] = 1 PC = Exception Vector Address 3。ARM处理器结构 电子信息与电气工程学院 * (3) 异常处理程序的返回 复位异常处理程序执行完后，不需要返回。 其它异常处理完毕返回时，需要执行以下四个基本操作。 ? 所有修改过的用户寄存器必须从异常处理程序的保护堆栈中恢复; ? 将SPSR_mode寄存器内容复制到CPSR中，恢复被异常中断的程序工作状态; ? 根据异常类型将PC变回到用户指令流中相应的指令处; ? 清除CPSR中的中断禁止位I/F。 异常返回过程中第?、?步不能独立完成 如果先恢复CPSR，则保存返回地址的当前异常模式的R14就不能再被访问了; 如果先恢复PC，异常处理程序将失去对指令流的控制，使得CPSR不能恢复。 3。ARM处理器结构 电子信息与电气工程学院 * ARM提供了两种返回处理机制，确保上述两步作为一条指令的一部分，同时完成。 ? 当返回地址保存在当前异常模式的R14时 从SWI或未定义指令陷阱返回，使用： MOVS PC，R14 从IRQ、FIQ或预取指中止返回，使用： SUBS PC，R14，#4 从数据中止返回并重新存取数据，使用： SUBS PC，R14，#8 ? 如果异常处理程序把返回地址拷贝到堆栈，使用： LDMFD R13!，(R0-R3，PC)^ ;恢复和返回 3。ARM处理器结构 电子信息与电气工程学院 * 补充：基于ARM核的芯片选择 一、从应用角度选择ARM芯片 MMU； USB接口；GPIO数量；中断控制器；IIS音频接口；nWAIT信号；RTC；LCD控制器；PW