第一章 集成电路制造工艺.ppt

* 1.1.4 埋层的作用 1.减小串联电阻（集成电路中的各个电极均从上表面引出，外延层电阻率较大且路径较长。 B P-Sub SiO2 光刻胶 N+埋层 N–-epi P+ P+ P+ SiO2 N–-epi P P N+ N+ N+ 钝化层 N+ C E C E B B 2.减小寄生pnp晶体管的影响（第二章介绍） * 1.1.5 隔离的实现 1.P+隔离扩散要扩穿外延层，与p型衬底连通。因此，将n型外延层分割成若干个“岛” 。 2. P+隔离接电路最低电位，使“岛” 与“岛” 之间形成两个背靠背的反偏二极管。 N+ N+ N--epi P N--epi P P-Sub (GND) P-Sub (GND) P-Sub (GND) B P-Sub SiO2 光刻胶 N+埋层 N–-epi SiO2 P+ P+ P+ SiO2 N–-epi P P N+ N+ N+ N+ C E C E B B 钝化层 * 1.1.6 其它双极型集成电路工艺简介 对通隔离：减小隔离所占面积 泡发射区：减小发射区面积 磷穿透扩散：减小串联电阻 离子注入：精确控制参杂浓度和结深 介质隔离：减小漏电流 光刻胶 B P-Sub N+埋层 SiO2 P+ P+ P+ P P N+ N+ N+ N+ C E C E B B * 1.1.7 习题 P14: 1.1 工艺流程及光刻掩膜版的作用 1.3（1）①② 识版图 1.5 集成度与工艺水平的关系 1.6 工作电压与材料的关系 * §1.2 MOS集成电路工艺（N阱硅栅CMOS工艺）(P9~11)参考P阱硅栅CMOS工艺 * 思考题 1.需要几块光刻掩膜版？各自的作用是什么？ 2.什么是局部氧化（LOCOS ) ？  （Local Oxidation of Silicon) 3.什么是硅栅自对准(Self Aligned )？ 4. N阱的作用是什么？ 5. NMOS和PMOS的源漏如何形成的？ 6.衬底电极如何向外引接？ * 1.2.1 主要工艺流程 1.衬底准备 P+/P外延片 P型单晶片 * P-Sub 1.2.1 主要工艺流程 2. 氧化、光刻N-阱(nwell) * 1.2.1 主要工艺流程 3. N-阱注入，N-阱推进,退火，清洁表面 N阱 P-Sub * P-Sub N阱 1.2.1 主要工艺流程 4. 长薄氧、长氮化硅、光刻场区(active) * P-Sub 1.2.1 主要工艺流程 5.场区氧化（LOCOS）, 清洁表面 (场区氧化前可做N管场区注入和P管场区注入） * P-Sub 1.2.1 主要工艺流程6. 栅氧化,淀积多晶硅，多晶硅N+掺杂，反刻多晶 （polysilicon—poly) * 吉林大学珠海学院电子系10级专业课 半导体集成电路 授课教师 王东红 * 微电子器件原理 半导体物理与器件 微电子工艺基础 集成电路 微波器件 MEMS 传感器 光电器件 课程地位 固体物理 半导体物理 * 微电子器件原理 半导体物理与器件 微电子工艺基础 集成电路 微波器件 MEMS 传感器 光电器件 课程地位 固体物理 半导体物理 * 定义：集成电路就是把许多分立组件制作在同一个半导体芯片上所形成的电路。在制作的全过程中作为一个整体单元进行加工。1952年，英国的杜默 (Geoffrey W. A. Dummer) 就提出集成电路的构想。1958年9月12日，德州仪器公司(Texas Instruments)的基尔比 (Jack Kilby， 1923~ )，细心地切了一块锗作为电阻，再用一块pn结面做为电容，制造出一个震荡器的电路，并在1964年获得专利，首度证明了可以在同一块半导体芯片上包含不同的组件。1964年，快捷半导体(Fairchild Semiconductor)的诺宜斯(Robert Noyce，1927~1990)，则使用平面工艺方法，即借着蒸镀金属、微影、蚀刻等方式，解决了集成电路中，不同组件间导线连结的问题。 集 成 电 路 的 发 展 * 在二十世纪70年代是集成电路大发展的时期，决定半导体工业发展方向的，有两个最重要的因素，那就是微处理器 (micro processor)与半导体内存 (semiconductor memory) 。 在微处理器方面： 1968年，诺宜斯和摩尔成立了英特尔 (Intel) 公司，不久，葛洛夫 (Andrew Grove) 也加入了。 1969年，一个日本计算器公司