QuartusII开发原理图+研究报告.pptVIP

2.2.2 用原理图方法设计2-4译码器 2.下载验证 下载验证是将本次设计所生成的文件通过与计算机连接的下载电缆下载到实验平台上来验证此次设计是否符合要求。 2.3 QuartusⅡ的库资源 三种逻辑元件库 原理图资源库 2.3.1 原理图资源库 2.3.2 VHDL库的种类 1. IEEE库 2. STD库 3. WORK库 4. VITAL库 USE 库名.程序包名.项目名 ； USE 库名.程序包名.ALL ； LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.STD_ULOGIC ; USE IEEE.STD_LOGIC_1164.RISING_EDGE ; USE WORK.std_logic_1164.ALL； 2.3.3 VHDL库的用法 2.4 QuartusⅡ设计实例 1. 为本项工程设计建立文件夹 假设本项设计的文件夹取名为adder， 路径为：d:\adder。 一、组合逻辑电路设计 2.4 原理图电路设计方法 在此拟利用原理图输入设计方法完成1位全加器的设计。1位全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。下面将给出使用原理图输入的方法进行底层元件设计和层次化设计的主要步骤。事实上，除了最初的输入方法稍