集成电路物理设计库介绍.doc

集成电路物理设计库 集成电路物理设计库（PDK 和标准单元库）作为芯片制造商、EDA供应商、芯片设计者之间的桥梁。开发工作必备的资源较多：工艺信息、集成电路设计方法和 EDA 技术。从 2006 年开始，电子设计平台与共性技术研究室基于中芯国际、上海宏力、上海华虹的 65nm、90nm、 0.13um 和 0.35um 等工艺节点，开发出一系列功能完善、器件类型丰富、设计合理及参数正确的 PDK 和标准单元库，并建立了相应的设计 参考流程。 在实现 PDK 完整功能的基础上，相关研发团队从设计者角度优化 参数化单元的 CDF 参数，并采用结构化的方式开发 Pcell 和批处理方 式验证 Pcell，保证了开发流程的高效性和可靠性。同时，对标准单 元进行了 OPC 校正，移向掩膜分析(PSM)，分辨率增强(RET)等 DFM 优化分析；光学模拟仿真结果证实了优化后的标准单元边缘放置误差(EPE)平均减小了 5%，即优化后的标准单元库具有更高的可靠性、准 确性和可制造性。经过验证，每套 PDK 和标准单元库都能灵活准确的 支持电路设计。能够根据芯片设计者的需求提供专业 PDK 设计服务和芯片设计技术支持。在此基础上，建立了一套完善的设计开发流程。 电子设计平台与共性技术研究室开发的集成电路物理设计库的 工艺设计包（PDK：Process Design Kit）应用于数模混合 IC 设计,其包含的内容是和全定制流程紧密结合在一起的。PDK 库主要包括以 下内容： （1） 器件模型(Device Model)：由 Foundry 提供的仿真模型文件； （2）Symbols View：用于原理图设计的符号,参数化的设计单 元都通过了 SPICE 仿真的验证； （3）组件描述格式(CDF:Component Description Format) Callback：器件的属性描述文件,定义了器件类型、器件名称、器件参数及参数调用关系函数集 Callback、器件模型、器件的各种 视图格式等； （4）参数化单元(Pcell:Parameterized Cell)：它由 Cadence 的 SKILL 语言编写,其对应的版图通过了 DRC 和 LVS 验证,方便设计 人员进行原理图驱动的版图(SDL:Schematic Driven Layout)设计 流程； （5）技术文件(Technology File)：用于版图设计和验证的工艺 文件,包含 GDSII 的设计数据层和工艺层的映射关系定义、设计数 据层的属性定义、在线设计规则、电气规则、显示色彩定义和图 形格式定义等； （6）物理验证规则文件(PV Rule File)：包含版图验证文件集(DRC/LVS/RC)。 而集成电路物理设计库的标准单元库应用于大规模数字 IC 设计,从前端功能仿真到后端版图实现支撑着整个数字 IC 设计流程。标准 单元库研究的主要内容包括: （1） 网表信息文件：包含标准单元的器件尺寸和节点连接关系。 （2）Verilog/VHDL 模型：提供 verilog/VHDL 模型，行为级网表，用于 verilog/VHDL 网表仿真。 （3）Symbols 模型：符号库模型文件，供原理图工具，综合工具的电路图显示。 （4）GDSII：具有标准单元的 layout 信息，提供给 layout 设计 工具，如 Astro、ICC、Virtuoso，laker 等。 （5）LEF：定义布局布线的设计规则和晶圆厂的工艺信息，标准单元的物理信息(单元的放置区域，对称性，面积大小供布局时使用)，单元输入输出端口的布线层、几何形状、不可布线区域以及天线效应参数供布线使用； （6）.lib 综合库模型：包含工艺信息，标准单元时延、面积、 功耗信息，可用于的 DC、PT、Astro、ICC 等工具； （7）Fastacsn：用于生成测试向量的，综合之后插入 DFT 扫描链时使用； （8）噪声库：信号完整性分析。 知识产权 IP 核库 电子设计平台与共性技术研究室通过多年开展的 IP 技术，积累 经验，与国内外主要代工厂和 IP 供应商建立了良好的合作关系，并 已开展 IP 库建设的研究。该库的建设能够提升 IP 服务能力，促进专 用电路的 IP 转化，并为 IP 集成应用提供指导。IP 模型提取技术针 对时序模型、功耗模型、物理模型、接口逻辑模型、天线模型和仿真 模型等。 通过对知识产权 IP 核库的深入研究，该项技术方法产业化，能 够在很大程度上解决现在国内 IP 应用面临的很多问题，包括 IP 价格 过高，IP 查询不便，质量无保证，接口不标准，使用不便等问题。 知识产权 IP 核库的建立，真正促进 IC 设计业发展，通过 IP 设计、IP 标准、IP 标准等方面的方