计算机系统结构(ch)剖析.ppt

第4章 流水线计算机设计技术 本章目标 加快机器指令执行的速度 主要方法 采用更高速的器件和更好的算法、提高微操作的并行度、减少所需时钟周期数等措施加快单条指令的解释 改革控制机构的方式（传统方式为顺序串行），让两条以上的指令以重叠、流水的方式执行（目前发展到了超级流水线） 按照资源重复的思想，重复设置多套指令部件，使多条指令同时执行，即超标量技术 超标量超流水线结合 第4章 流水线计算机设计技术 4.1 重叠解释方式 4.2 流水线的工作原理、特点和分类 4.3 相关问题及解决方法 4.4 流水线的性能分析与举例 4.5 非线性流水线的调度技术 4.6 先进的流水调度技术—动态调度 4.7 转移预测技术 4.8 超标量、超流水线和VLIW 4.1 重叠解释方式 4.1.1 重叠解释方式的提出 1、顺序执行方式 执行n条指令所用的时间为： 若每段时间都为t，则：T=3nt 主要优点：控制简单，节省设备。 主要缺点：执行指令的速度慢，功能部件的利用率很低。 2、一次重叠执行方式 若每个过程的时间相等，则执行n条指令的时间： T=(1+2n)t 主要优点： 执行时间缩短（与顺序方式相比） 功能部件的利用率明显提高 主要缺点： 需要增加一些硬件（如需要增加一个指令寄存器IR等） 控制过程稍复杂（解决访问存储器的冲突等） 3、二次重叠执行方式 二次重叠要解决的问题： 为了能同时完成取指令、分析指令、执行指令操作，必须有独立的存储控制器（存控）、指令控制器（指控）、运算控制器（运控）。 解决访存冲突的问题，有三个方法: 指令、数据单独存放，可以同时访问（哈佛结构，高级机器采用I-Cache和D-Cache) 指令、数据混合存放,但采用多体交叉的并行主存系统 增设指令缓冲寄存器，乘主存空闲期间取后续指令。如8086的指令队列。 上次课内容回顾 Cache存储系统与虚拟存储系统的比较 目的 实现方法 两级存储器速度比 页(块)大小 等效存储容量 透明性 不命中时的处理方式 采用器件 第二级存储器与CPU通路 上次课内容回顾 主存内容的更新算法 写直达法(Write-Through) 写回法(Write-Back) 写Cache不命中时的取策略 不按写分配法 按写分配法 预取算法：使用之前就预先取入Cache 恒预取：访问第i块的信息时，预取第i+1块 不命中时预取：访问第i块不命中时，取i块时预取第i+1块 上次课内容回顾 4.1.2 使用指令缓冲器后的一次重叠 指令缓冲器（先行指令缓冲栈）是利用主存储器的空闲时间来取指令的。因而只要主存的频带宽度足够，要分析的指令就都能从指令缓冲器中得到，从而取指令只需要很短的时间就能完成，因此可以将取指令和分析指令合并到一起。 4.2 流水线的工作原理、特点和分类 4.2.1 流水线的工作原理 4.2.2 流水线的特点 4.2.3 流水线的分类 4.2.1 流水线工作原理 1、简单的指令流水线 流水线的每一个阶段称为流水段、功能段、流水级或流水节拍。 在每一个流水段的末尾或开头必须设置一个寄存器，称为流水锁存器或流水寄存器。会增加指令的执行时间。 为了简化，在流水线中一般不画出流水锁存器，如P76图4.1。 2、进一步细分的指令流水线 典型五段流水线 取指：按PC值访存，取指令到IR，并修改PC指向下一指令 译码：根据OP译码并读寄存器取数 执行：对访存指令形成OD的有效地址，其他指令执行其功能 访存：根据有效地址EA访存取/存数 写会：运算结果写会寄存器堆RF 2、进一步细分的指令流水线 一般4至12个流水段，大于等于8个流水段的称为超级流水线。 取指单元段1: IFU1 取指单元段2: IFU2 取指单元段3：IFU3 译码段1 :DEC1 译码段2：DEC2 寄存器别名表和分配段：RAT 流水线的分析工具：时空图 简单流水线的时空图 流水线的分析工具：时空图 流水线的分析工具—时空图 4段浮点加法器流水线的时空图 4.2.2 流水线的主要特点 只有连续提供同类任务才能充分发挥流水线的效率： 对于指令流水线：要尽量减少因条件分支造成的断流 对于操作部件：主要通过编译技术，尽量提供连续的同类操作 由多个功能段组成，每个功能段对应一个专用部件 在流水线的每一个流水线段中都要设置一个流水锁存器 时间开销：流水线的执行时间加长 硬件开销：流水线中需要增加的主要硬件之一 各流水段的时间应尽量相等 流水线处理机的基本时钟周期等于时间最长的流水段时间长度 流水线工作可以分为建立、满载和排空3个阶段，如图所示。 流水线的建立、满载和排空 上次课内容回顾 指令的解释方式 顺序方式 一次重叠方式 二次重叠方式 增设指令缓冲器后的一次重叠方式 上次