基于QuartusII的时序约束与教材.ppt

第6章 时序与时钟 北航电子信息工程学院 集成电路研究室 李洪革 内容 同步与异步信号 异步时钟的处理 电平同步 边沿检测同步器 脉冲同步器 握手协议 异步FIFO 同步与异步 同步电路优点： 同步电路具有良好的可重用和可移植的特性，不受电路工艺的限制 ； 同步电路可对毛刺进行处理； 亚稳态的处理 。 同步电路，优？劣？ 电路规模扩大、生产工艺的提高，突现互连线之间的延迟、时钟偏差等问题； 随着高速高性能电路的要求，同步电路表现出高功耗、低速率等致命的缺点。 异步电路优势 异步电路的模块化特性突出，在设计复杂电路时具有内在的灵活性； 对信号的延迟不敏感，可避免同步电路带来的时钟偏差问题； 异步电路的性能则由电路的平均延迟决定，有潜在的高性 能特性； 异步电路主要由数据驱动，具有低功耗的特性； 异步电路的辐射频谱含能量少且分散性好，有电磁兼容性好的优点，对于特殊应用的芯片起到独特的效果。 异步-同步接口 同步器与仲裁器(arbiter) 仲裁器: 决定两个事件之一来执行的电路系统； Synchronizer: 能完成异步电路进行正常数据通信（交换）的接口电路； 异步接口电路不能被确定正确，但要减少错误的概率！ 异步电路通信（一） 异步通信问题 输入数据A在CLK2被采样时出现差别。 当数据A的拐点恰好处于第二时钟域的上升沿时，触发器的输出B就是亚稳态信号。 通过第二个锁存器后输出的C就变成了稳定的数据信号。 电平同步一：双锁存器法 当数据A的下降沿被采样为高电位时，数据B就是高电位信号。 当数据A在下降沿被采样为低电位时，数据B就是低电位信号。 数据A在下降沿被采样存在亚稳态的可能，则第一个输出信号B也是亚稳态输出，如c。 异步法--边沿检测同步器 分类 正、负边沿检测 双边沿检测 工作原理 在进入较快的新时钟域，对两次触发器的输出信号进行比较，得到稳定的输出比较信号。 异步通信—脉冲同步器 设计思想:用Pulse-Toggle将信号延长;用同步器过渡;用Toggle-Pulse还原,以保证另一个时钟域可以正确采到,而接收方用相反的流程送回响应信号。 工作原理，发送端是单时钟宽度脉冲，在原时钟域中经过翻转触发电路后，通过电平同步器消除亚稳态等干扰，最后经逻辑异或输出。 发送端的翻转电路每转换一次状态就产生一个单时钟宽度的脉冲，所生成的脉冲宽度是接收端时钟的周期。 异步电路通信 握手协议 半握手协议，也称二项握手 全握手协议，也称四项握手 异步FIFO 半握手协议 半握手协议—逻辑结构 半握手协议 全握手协议 全握手协议时序 全握手电路结构 缺点：电路复杂、速度较慢！ 半握手协议仅仅用于较远距离通信或延迟较大时。 排队 异步通信—异步FIFO 异步FIFO写入数据使用一种时钟,而读出数据则用另外一种时钟； 数据在两个不同时钟域通信时会产生“等待”，因此需要使用寄存器； 在异步数据通信时，其中一种情况是发送端猝发式发数据，但接收电路时钟较慢而来不及接收； 另一种情况是接收电路采样速度超出发送电路发送数据的速度，但采样的数据宽度不够。 异步FIFO FIFO 将数据保存在寄存器或存储器中，同时同步状态信号判断何时可以把数据写入 FIFO 或从 FIFO 中读出。 FIFO主要单元包括： 存储单元（FIFO Memory）:完成不同时钟域下数据的存储功能;??? 逻辑部分（FIFOwptrfull; FIFO rptrempty）:负责产生读、写信号和地址;??? 址比较部分(CMP):负责产生FIFO堆栈空、满的标志。 总结 同步与异步信号 异步时钟的处理 电平同步 边沿检测同步器 脉冲同步器 握手协议 异步FIFO * * Cc Crosstalk ps 5 10 15 20 25 30 35 40 45 50 Skew 同异步接口必须使用同步器， 同步器对异步信号可能需要一定时间来决定， 当时间过长就可能产生同步失效！ 输入信号的脉冲宽度必须大于同步时钟周期 与第一个同步触发器所需保持时间之和。 首先，发送端将数据置于数据总线①， 而后发送端以有效电平声明其请求信号②， 接受端在接到请求信号后一旦就绪就接收总线上的数据， 接收端是以一个单时钟宽度脉冲作为确认响应③。 全部过程包含：数据发送、请求、数据接收、应答。 Advantage : 快、简单– 信号处理最小化； Disadvantage : 边沿敏感、需求额外的逻辑，可导致死锁。 Req ↓ Ack ↑ Data被接收后 Sender wait；DR↓ UnitC hold Req ↑ DR↑ Req=0；Ack=0；DR=0； 如何解决？ 基于单元的协议框图 Req/Ack=0,Data 加载①，Req↑②，数据被接，Ac