TMSLFX硬件系统设计剖析.pptxVIP

第14章 TMS320LF240x 硬件系统设计 14.1 DSP硬件系统设计的一般步骤 14.2 3.3V和5V混合逻辑系统设计 14.3 电源转换电路设计 14.4 时钟及复位电路设计 14.5 外部数据存储器和程序存储器的扩展 14.6 实现片选的基本方法 14.7 JTAG仿真接口设计 14.8 总线驱动及I/O接口电路扩充设计 14.9 DSP的串行通信接口技术 14.10 DSP与A/D、D/A的接口;14.1 DSP硬件系统设计的一般步骤 根据系统要求选择合适的DSP芯片 从DSP芯片的运算速度、运算精度、DSP芯片所提供的片内资源、芯片的开发工具及开发难易程度、芯片的功耗、芯片的封装、质量标准、供货情况、生命周期等几个方面考虑。 根据系统要求选择外围芯片 如复位芯片、电源转换芯片、存储器、时钟芯片等。尽量选择市场上的主流和常用芯片。;考虑电平兼容问题 LF240x/240xA DSP的工作电压3.3V，但很多外围芯片的工作电压是5V。因此要考虑3.3V和5V电平兼容问题。 设计电原理图 采用Protel等软件进行电原理图设计，如有必要应对原 理图进行仿真。 设计印制电路板图（PCB） 在完成PCB的设计进行制板以前，如有必要还要对PCB设计进 行仿真，用以完成对信号完整性、电磁干扰、热仿真等的功 能检验。 ;14.2 3.3V和5V混合逻辑系统设计 1．各种电平转换标准 ;2．3.3V 器件与5V器件接口 3.3V 器件与5V器件接口的四类情况： ;14.3 电源转换电路设计 常用电源转换芯片见表14-1。 ;磁珠;14.4 时钟及复位电路设计 1．时钟电路设计 时钟电路设计需要考虑以下问题： （1）频率：即系统工作的时钟频率。 （2）信号电平：是5V还是3.3V，是TTL电平还是CMOS 电平等。 （3）时钟的沿特性：上升沿和下降沿的时间。 （4）驱动能力：考虑整个系统中需要时钟的器件数目。 （5）有源晶振还是无源晶体：有源晶振驱动能力比较强，频率范围也很宽，在1Hz-400MHz之间。无源晶体的优点是价格便宜，但是驱动能力比较差，而且频率范围也比较小（一般在20kHz-60MHz）。;图14-4 外部振荡器时钟输入电路实例 （有源晶振）; 2．复位电路设计 TMS320LF240x/240xA系列DSP为低电平复位。 一般来说，有两种复位电路的设计方法：专用芯片和 RC电路法。专用芯片复位电路实例如图14-5。RC电路 设计的复位电路图实例如图14-6。 ;;14.5 外部数据存储器和程序存储器的扩展 图14-7给出了240x/240xA与外部程序存储器的接口电路图，DSP的 地址线、数据线与程序存储器的地址线、数据线直接相连，利用 PS*信号选通外部程序存储器，并用信RD*号请求从外部程序存储 器读数据。 ;图14-8给出了240x/240xA与外部数据存储器的接口电路图，DSP 的地址线、数据线与数据存储器的地址线、数据线直接相连，利 用DS*信号选通外部数据存储器，用RD*信号请求从外部数据存储 器读数据，用WE*信号向外部数据存储器写数据。;仿真调试阶段需用一片仿真RAM作为临时的程序存储器，仿真前将 程序载入仿真RAM中，然后就可以进行单步执行、设置断点、全速 执行等调试操作。仿真RAM电路见图14-9。 ;14.6 实现片选的基本方法 DSP对外部功能器件的片选方法有两种：线选法和译码选通法。一般使用通用译码器74LSl38、74LSl39和74LS154等对DSP的低位地址线进行译码，如图14-10所示。;注1：脚6没有连接，而且应该把双排针连接器的该针脚去掉，仿真器的DSP连接器通常用此脚进行定位。 注2：TDI、TCK、TMS、 EMU0、EMU1引脚最好接上拉电阻，TRST*引脚最好接下拉电阻。;14.8 总线驱动及I/O接口电路扩充设计 14.8.1 总线驱动电路 在总线负载较重的情况，应使用总线缓冲器增强驱动能力。如图 14-12所示。图中的74LVTH245还具有电平转换的功能。 ;14.8.2 I/O接口电路扩充设计 I/O口（输入/输出口）是DSP应用系统中不可缺少的组成部分。 外扩I/O口的方法主要有两种： 一种是采用TTL电路或CMOS电路的三态缓冲器、触发器和锁存器等构成简单I/O口。 另一种是采用通用I/O集成芯片或可编程逻辑器件构成外部I/O口。 在进行简单I/O接口电路的设计时，一般应遵循“输入三态、输出锁存”与总线相连的设计原则，即输入口可使用三态缓冲器或带有三态输出的锁存器，而输出口只能使用锁存器，否则将无法保留所送信