用于固态硬盘DDR2控制器设计.docVIP

华 中 科 技 大 学 硕 士 学 位 论 文  摘  要  随着 CPU 运算速度的不断加快，传统的机械硬盘的读写速度的瓶颈效应越来越 明显，进而导致了固态硬盘的发展。可以预见在不久的将来，固态硬盘将会得到大规 模的应用。目前主流的固态硬盘的存储介质为 Flash，当超过一定的擦写次数之后， Flash 的存储可靠性会迅速降低，并且 Flash 的数据传输速度远小于固态硬盘外部数据 传输速度。在固态硬盘中引入 DDR2 SDRAM（Double Date Rate Two Synchronous Dynamic Random Access Memory，第二代双倍数据率同步动态随机存取存储器）作为 缓存，不仅能够解决传输速率不一致的问题，而且通过合并写操作，减少 Flash 的擦 写次数，进而延长 Flash 的寿命。 本文根据 DDR2 的 JEDEC 标准，对 DDR2 控制器进行了功能上的划分，并使用 硬件描述语言实现各个模块的功能。着重分析了 DDR2 控制器设计的重点以及难点所 在——数据的校准，并利用四个步骤的校准，实现读数据从数据选取脉冲时钟域到系 统时钟域的转换。通过分析 DDR2 的时序与性能间的关系并结合固态硬盘的应用，对 DDR2 控制器进行了性能上的优化，降低 DDR2 的功耗的同时提高了 DDR2 的带宽利 用率。利用流水线的技术，隐藏了读写地址比较、更新的处理时间，加快了 DDR2 控 制器的处理速度。内建自测试模块提供两种测试模式可以用来测试 DDR2 芯片的好 坏。构建结构化的测试平台，对 DDR2 控制器进行了仿真验证，大大缩短了 DDR2 控 制器的验证时间。利用 FPGA 验证控制器逻辑部分功能的正确性。利用 Nanosim-VCS 混合仿真验证全数字 DLL 以及延迟链的功能正确性。 关键词：固态硬盘，DDR2 控制器，数据校准，带宽利用率 I 华 中 科 技 大 学 硕 士 学 位 论 文 Abstract As the accelerating speed of CPU operation, traditional mechanical hard disk which is reading and writing slowly have become the bottleneck of compute, which result in the development of solid state disk. We can expect that SSD will be applied largely. Flash is the storage media in most SSD. After reach certain write endurance, the reliability of flash will be rapidly reduced, and the transfer rate of flash is much smaller than the SSD external transfer rate. Introduc ing DDR2 as the cache of SSD, can not only solve the problem of inconsistent transfer rate, but also can extend the life of flash by merging writing operation and reducing the number of writing and erasing. According to the JEDEC DDR2 standard, we carried out the DDR2 controller functional division and implement the function of each module using hardware description language. We focused on analyzing the difficulty of the DDR2 controller--the data calibration, and used a four-step calibration to achieve the reading data transition from the DQS domain to the system clock domain. By analyzing the relationship between timing and performance of DDR2 and combining the application