chapter门电路和组合逻辑电路说课.ppt

2. 应用卡诺图化简 用卡诺图化简的思想就是利用基本定律 把互反的变量消去,使两个乘积项合并为一个乘积项。 利用卡诺图化简的规则： ① 将取值为 “1”的相邻小方格圈成矩形，相邻小方格包括最上 行与最下行及最左列与最右列同列或同行两端的两个小方格。 ③ 圈的个数应最少，圈内小方格个数应尽可能多。 ② 所圈取值为 “1”的相邻小方格的个数应为 2n 个 ④ 每圈一个新的圈时，必须包含至少一个从未圈过的最小项。 ⑤ 每一个取值为 “1” 的小方格可被圈多次。 ⑥ 相邻的两项可合并为一项，并消去一个因子； ⑦ 化简后的逻辑式是各化简项的逻辑和。 返回目录 例：用卡诺图化简逻辑函数 画出四变量的卡诺图 把函数Ｙ 所具有的最小项为１的填入相应的小方格中 将函数式中没有出现最小项的位置填０ 圈取值为1的小方格,个数为２n,小方格尽可能地多取。 消去取值不同的变量 将得到的三个最小项相加，得 不能采用的圈小方格的方法： AB CD 00 01 11 10 00 01 11 10 返回目录 例：化简 Y(A,B,C,D)=?(0,2,3,5,6,8,9,10,11,12,13,14,15) AB CD 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 A 返回目录 思考题： 试用卡诺图表示式 从图上能否看出这已是最简式？ 返回目录 21.7 组合逻辑电路的分析及综合 21.7.1 组合逻辑电路的分析 组合逻辑电路的分析所要完成的工作是通过分析找出电路的逻辑功能来。 分析组合逻辑电路的步骤： 逻辑图 逻辑式 运用逻辑 代数化简 真值表 分析 功能 返回目录 例：分析下面的逻辑图 B A Y Y2 Y1 X G1 G2 G3 G4 返回目录 A B C 0 0 0 0 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输出 Y 输入 逻辑状态表 逻辑功能：当输入端A和B不是同为1或0时，输出为1； 否则，输出为0。 异或门 21.7.2 组合逻辑电路的综合 组合电路的 综合（或称为设计）的工作 是要求设计者按照给定的具体逻辑要求设计出最简单的逻辑电路。 综合组合电路的步骤： 逻辑 要求 逻辑 状态表 逻辑式 运用逻辑 代数化简 逻辑图 返回目录 例：旅客列车分特快、直快和普快，并依此为优先 通行次序。某站在同一时间只能有一趟列车从车站 开出，即只能给出一个开车信号，试画出满足上述 要求的逻辑电路。 设A、B、C 分别代表特快、直快、普快 开车信号分别为YA、 YB 、 YC 返回目录 ＋UDD T3 T2 T1 T4 A＝0 B＝1 截止 导通 Y＝0 3. CMOS “或非” 门电路 返回目录 4. CMOS 传输门电路 UDD T1 T2 uI uO S S D D 控制极 控制极 ＝1 ＝0 传输门导通 uO＝ uI 返回目录 4. CMOS 传输门电路 UDD T1 T2 uI uO S S D D 控制极 控制极 ＝0 ＝1 传输门不导通 uO＝ uI 关系不存在 返回目录