第2讲VerilogHDL层次建模重点介绍.pptxVIP

Verilog硬件描述语言Verilog HDL;第2讲 Verilog HDL层次建模;2.1 层次建模;2.1.1 设计方法学;2.1.2 设计示例：四位脉动进位计数器;2.1.3 模块;一个模块的示例;Verilog HDL的四种描述方式;Verilog允许设计者在一个模块中混合使用多个抽象层次。在数字电路设计中，术语寄存器传输级（RTL）描述在很多情况下是指能够被逻辑综合工具接受的行为级和数据流级的混合描述。 假设一个设计中包含4个模块，Verilog允许设计者使用4种不同的抽象层次对各个模块进行描述。在经过综合工具综合之后，综合结果一般都是门级结构的描述。 一般来说，抽象的层次越高，那么设计的灵活性和工艺无关性就越强；随着抽象层次的降低，灵活性和工艺无关性逐渐变差，微小的调整可能会导致对设计的多处修改。 ;2.1.4 模块实例;;例2.2 非法模块嵌套定义;2.1.5 逻辑仿真的构成;无反馈的模式;有反馈的模式;2.1.6 自顶向下的设计实例;例2.4 触发器T_FF ;例2.5 带异步复位的D触发器 D_FF;例2.6 激励模块;激励信号和波形输出;2.1.7 小结;2.2 基本语法;2.2.1 词法约定;操作符 操作符有三种类型：单目操作符、双目操作符和三目操作符，单目操作符的优先级高于操作数。三目操作符包括两个单独的操作符，用来分隔三个操作数。 数字声明 Verilog中包括两种数字声明：指明位数的数字和不指明位数的数字 指明位数的数字的表示形式为：sizebase formatnumber size用于指明数字的位宽度，只能用十进制数表示。合法的基数格式包括十进制（‘d或’D）、十六进制（‘h或’H）、二进制（‘b或’B）和八进制（‘o或’O）。数字用连续的阿拉伯数字0，1，2，3，4，5，6，7，8，9，10，a，b，c，d，e，f来表示。但是，对于不同的基数，只能相应地使用其中的一部分，并且允许使用大写字母。 例如：4b1111，16h3a6f等 ; 如果在数字说明中没有指定基数，那么默认表示为十进制数。如果没有指定位宽度，则默认的位宽度与仿真器和使用的计算机有关（最小为32位） X和Z值 Verilog用两个符号分别表示不确定值和高阻值，这两个符号在实际电路的建模中是非常重要的，不确定值用x表示，高阻值用z表示。在以十六进制为基数的表示中x或z代表4位，在八进制的情况下x或z代表3位，在二进制的情况下x或z代表1位。如果某数的最高位为0，x或z，Verilog语言约定将分别使用0，x或z自动对这个数进行扩展，以填满余下的更高位。 负数 对于常数，我们可以通过在表示位宽的数字前面增加一个减号来表示它是一个负数，因为表示大小的常数总是正的。将减号放在基数和数字之间是非法的。对于带符号的算术运算，可以增加一个可选的带符号说明符来表示负数 ;下划线符号和问号 除了第一个字符，下划线“_”可以出现在数字中的任何位置，它的作用只是提高可读性，在编译阶段将被忽略掉。如8b1101_1010 在Verilog语言约定的常数表示中，问号“?”是z的另一种表示。使用问号的目的在于增强casex和casez语句的可读性。在这两条语句中，“?”（即高阻抗）表示“不必关心”的情况。 例如：4`b10?? 字符串 字符串是由双引号括起来的一个字符队列。对于字符串的限制是，它必须在一行中书写完，不能书写在多行中，即不能包含回车符。 ;标识符和关键字 关键字是语言中预留的用于定义语言结构的特殊标识符。Verilog中的关键字全部小写，附录C中列出了Verilog中的全部关键字的清单，包括关键字、系统任务和编译指令。 标识符是程序代码中对象的名字。Verilog中的标识符由字母数字字符、下划线_和美元符 $ 组成。标识符是区分大小写的。Verilog标识符的第一个字符必须是字母数字字符或下划线，不能以数字或美元符开始。以美元符开始的标识符是为系统函数保留的。 转义标识符 转义标识符以反斜线“\”开始，以空白符（空格、制表符和换行符）结束。Verilog将反斜线和空白符之间的字符逐个进行处理。所有的可打印字符均可包含在转义字符中，而反斜线和表示结束的空白符不作为标识符的一部分。 如：\a+b-c //与a+b-c等同 ;2.2.2 数据类型;2.2.2.1 值的种类;逻辑值0和1可以拥有下表中列出的8种强度值;如果两个具有不同强度的信号驱动同一个线网，则竞争结果值为高强度信号的值。例如，如果在两个强度分别为strong1和weak0的信号之间发生竞争，则结果值服从strong1 如果两个强度相同