电子学选修课3.ppt

1. Vcc接+5V，Q3、Q2 Q1 Q0分别接LED电平指示D4、D3、D2、 D1 2.电路清零后,输入单脉冲,记录计数器状态填入表中。 3.将CP脉冲接固定连续脉冲50KHZ,用示波器观察CP、 Q0 、Q1 、Q2、 Q3的波形，记录频率并画出CP、 Q0 、Q1 、Q2、 Q3的波形。 第九章 触发器及时序逻辑电路 在以上电路基础上，利用74LS20四输入与非门和CD4069非门加入一进位电路，并画出相应的电路图，74LS20四输入与非门和CD4069非门的引脚见附图。 RD Q2 Q1 Q0 J2 k2 Q2 C2 RD J1 k1 Q1 C1 RD J0 k0 Q0 C0 RD CP F2 F1 F0 C 进位脉冲 a b S R 逻辑符号 不允许触发器出现的输入 基本触发器的功能表 R S Q 1 1 保持原状态 0 1 0 1 1 0 1 0 0 0 同时变为 后不确定 1 置0 置1 S R Q Q 2．同步RS触发器 时钟控制的RS触发器 (Clocked RS flip-flop) 在数字系统中，常需要各部分电路协调工作，在进行任何操作时，均按约定时间完成。 CP时钟脉冲：由振荡器连续发出固定频率的脉冲，是使触发器翻转的信号。 为了克服基本RS触发器直接控制的缺点，增加了一个控制信号，只有当控制信号作用时，触发器才根据输入信号改变它的输出状态。 a b CP 时钟信号 A B 基本的R-S触发器加两个与非门就构成时钟控制的R-S触发器 c d a b CP A B 逻辑符号 时钟控制的R-S触发器 C c d 置位端 复位端 控制端 a b CP CP=0时 1 1 触发器保持原态 0 与输入信号R、S无关，触发器被CP封锁 c d CP=1时 1 a b CP 与基本RS触发器同样分析。 c d RS触发器的功能表 例：画出同步RS触发器的输出波形 。 R2 S2 C F从 CP R1 S1 C F主 1、 主从RS触发器 在实际应用中，往往要求每个时钟信号周期内触发器只能翻一次，出现了主从触发器。 触发器在一个时钟脉冲期间的两次或两次以上的翻转称为空翻。 二、 主从触发器(master-slave flip-flop) R2 S2 C F从 CP R1 S1 C F主 反相，不能同时工作 工作原理 1 0 F主打开 F从关闭 R2 S2 C F从 R1 S1 C F主 CP 1 0 CP 工作原理 F主关闭 F从打开 0 R2 S2 C F从 R1 S1 C F主 翻转时刻描述： 前沿处，将R、S的状态信息存入主触发器 后沿处，输出传递到F从翻转完成。 CP 由此可见，主从触发器一个CP 只能翻转一次。 C Q CP上升沿处翻转 C Q CP下降沿处翻转 时序图 上升沿翻转！ 下降沿翻转！ CP Q Q 主从RS触发器 逻辑符号 C Q R S R2 S2 C F从 CP R1 S1 C F主 R2 S2 C F从 R1 S1 C F主 CP K J JK触发器的功能最完善，有两个控制端J、K。 2、主从JK触发器 为了避免R=1、S=1 把从触发器的Q和 分别连接到主触发器的R和S上。 功能表 逻辑符号 C Q K J 设JK触发器的初始状态为Q=0，J、K端和CP端的输入信号如图所示，画出Q端的波形。 计数器 [实验目的] 1. 掌握异步二进制加法计数器的工作原理。 2.熟悉在数字电路实验箱上安装测试计数器。 [实验仪器] TPE－D型数字电路实验箱一台、SS－7802型双踪示波器一台、74LS73双J－K触发器2块、74LS20四输入与非门1块、CD4069非门1块。 第九章 触发器及时序逻辑电路 按计数制分 计数器的分类： 二进制计数器 十进制计数器等 按计数增减趋势分 加法计数器 减法计数器 可逆计数器 按计数脉冲引入方式分 异步计数器 同步计数器 第九章 触发器及时序逻辑电路 计数器的功能： 可计算脉冲的个数。 用作分频器（从高频方波获得低频方波）。 各触发器的J、K端悬空，相当于接高电平J=K=1 各触发器的直接置0端RD连在一起实现计数器清零。 每输入一个脉冲，触发器Q0应翻转一次。 当低位触发器由1状态变为0状态时，应输出一个进位信号加到高位触发器的计数输入端。 第九章 触发器及时序逻辑电路 第九章 触发器及时序逻辑电路 ［实验步骤］ 数字电路箱 在时间上是不连续的突变的信号，称为数字信号(digital signal)。 在数字电路中，工作信号是二进制的数字信号( “0”和 “1”) ，数字电路不仅用于数值计算，而且能进行逻辑判断和逻辑运算。所以数字电路又称逻