多芯片组件高速电路的布局布线与信号完整性研究.pdf

摘要 摘要 McM技术是实现电子系统小型化、高性能化、多功能化和低成本化的关键 途径之一，也是系统集成的一种重要手段。目前在研和即将研制的许多重点工程 和武器系统，均提出了对MCM的迫切需求。 随着频率的升高和上升沿的缩短，McM高速电路封装所引起的信号完整性 问题愈加严重。本文在对低、高频电路采用MCM方法封装实现的基础上，通过 理论分析和建模仿真，对其所导致的信号完整性问题进行深入分析和模拟研究， 分析引起McM反射、延时、串扰、电磁干扰等信号完整性问题的因素，从而得 到改善MCM高速电路特性的依据。本文主要工作和创新点如下： (1)从武器装备预先研究项目的具体要求出发，以检测器电路为例，通过零件 库扩充、封装符号和多层布线基板设计等，论述了McM高速电路的布局布线和 封装过程。为了说明即使在低频时，MCM封装也具有明显优势，本文又以低频数 字显示电路为例，通过总体方案设计、单元电路的仿真等，阐述了该电路的McM 实现过程，尚未见到国内外类似研究结果报道。 (2)本文采用傅立叶级数展开方法来计算矩形脉冲、三角脉冲和半波余弦等波 形的功率谱，可以得到明确的功率谱表达式，而且计算量较小，克服了已有自相 关系数算法和傅立叶变换时移算法的不足。计算结果表明，选择上升时间最短或 上升沿最陡、且功率谱较大的方波作为本文后续仿真的输入信号波形，可以较好 地描述信号完整性问题与时钟频率和上升沿的关系。在此基础上，对第二章所述 电路的仿真结果表明，当频率较高和上升沿较短时，会导致明显的信号完整性问 题，如反射、串扰等。 (3)基于分布参数系统分析方法，对传输线特性及并联、Rc、1kvellin等端 接方法进行了研究。在此基础上，深入分析了传输线损耗及其导致的上升时间变 长效应和有损线特性阻抗、衰减等特性，得到了一些有价值的结论，为McM高 速电路信号完整性的改进奠定了基础。通过对影响反射的诸因素分析，可以得到 消除或减小反射的方法。从项目具体要求出发，论文对容性负载、容性时延累加、 有载线、感性突变等多种情况下的反射以及拐角和过孔的影响进行了仿真研究， 并就MCM高速电路频域电磁干扰仿真中出现的两次峰值问题进行了初步的探索 和研究工作。目前对并联、Rc、nlcvenin等电路端接方法已有文献报道，但本文 就上述端接方法在McM中的应用以及McM高速电路电磁千扰仿真中出现的两 多芯片组件高速电路的布局布线及信号完整性研究 次峰值问题的研究国内外鲜有报道。 ‘ (4)从容性耦合和感性耦合的角度，分析了McM高速电路串扰的产生。在此 基础上，分别利用电路模型和McM差分对模型两种描述方法对MCM近端、远 端串扰及其影响因素进行了详细论述，并说明了串扰与时序和传输模式的关系。 McM高速电路信号完整性分析中引入差分对的概念，可以利用奇模阻抗和偶模延 时等参数来较好地表征不同传输模式下的耦合效应。同时，本文还就MCM电源 分配系统(PDS)和同步开关噪声进行了研究。通过对容性耦合电流和感性耦合电流 所导致的近、远端串扰进行仿真，说明了采用增加隔离线布线方法后对串扰的改 进。利用MCM差分对方法，对差分对中的电流分布和耦合效应以及差分信号和 共模信号的端接等进行了研究，从而说明传输模式对McM串扰的影响。目前关 于McM高速电路的电源分配系统和同步开关噪声的相关研究报道较少。 (5)结合总装备部武器装备预先研究项目“sAR实时成像处理McM模块实 用化技术研究”的具体要求，在××××××大学××研究所和××××××国 防重点实验室所进行的SAR雷达成像电路设计的基础上，与中国电子科技集团43 所等承研单位密切合作，对该信号处理电路进行McM封装设计和实验，从而满 足SAR信号处理型号系统的要求。至今未见到国内外类似的实验系统平台和实验 方案方面的报道。 本文比较系统地进行了McM高速电路的布局布线及信号完整性研究，国内 关于信号完整性方面的研究尚处于起步阶段，与国外差距较大，系统的研究工作 报道较少。本文的研究工作对MCM设计具有重要的实际意义。 关键词：多芯片组件封装信号完整性反射串扰合成孔径雷达 Abstract Abstr