应用于宽带数据通信CMOS环振型频率综合器研析.pdf

摘要 摘要 几乎所有的现代通信系统都需要稳定的周期信号一时钟来提供基本的时序 基础。周期时钟信号的产生由于受制造工艺的限制成为高速通信系统急需解决的 问题，这些时钟信号一般由频率综合技术产生。本文系统研究了锁相型频率综合 器的基本工作原理、线性建模、环路噪声性能，从片内集成易行性、小面积、多 相位角度出发，选择环形振荡器作为电路核心，研究和实现了两个低成本高性能 频率综合器的完整设计。 首先，从锁相技术基本理论出发，详细推导了锁相环二阶线性模型的输入暂 态响应，从理论上指导环路阻尼因数的选取，并对三阶开环(波特图)和三阶闭 环(根轨迹)稳定性判定做了详细分析与验证，指出三阶开环模型中环路参数与 直接闭环中参数的差异以及适用范围。同时又从环振适用性角度出发，有针对性 地推导了几种振荡器噪声模型，选择经过Eken修正的DaiLiang模型作为环形振 荡器行为级设计的噪声估计基础，并用电路级仿真结果进行验证。 然后，系统总结了现有环振的典型结构，并针对高频应用下环振VCO的工 艺和温度相关频偏与小增益的矛盾，提出并设计一种新型基于多通路交叉耦合结 构的可选负载延迟单元，在避免太大VCO增益的前提下，有效解决了高频环振 在极端工艺角下增益曲线无法覆盖中心频率问题，并将其成功应用于高频环振型 频率综合器的设计中。 接着，在实现以太网低抖动低功耗高性能的频率综合器设计中，为了有效解 决超精细相位性能与成本的矛盾，提出一种新颖的动态电压模相位内插电路，与 8级环振VCO相配合，为系统同时满足发送与接收需求起到至关重要的作用。 芯片采用O．18urn标准CMOS工艺，电源电压为1．SV。电路经流片验证，性能稳 较小的功耗和面积。 最后，针对高频环振型频率综合器设计这一挑战，我们从系统的行为级参数 设定和模块嗓声估算着手，同时考虑低噪声和低功耗的权衡，设计出一个综合指 标优良的高频(～5Gl-Iz)环振型频率综合器。它采用了文中介绍的自动校准频 偏的新型VCO，并配合差分电荷泵(及共模反馈)改善控制电压共模纹波。在 块，不仅提供几乎工艺无关的精准增益，调节控制电压的电平至VCO需要的电 压范围．而且又产生一个额外的高阶环路极点，滤除环路中高频噪声。芯片采用 0．18um标准CMOS工艺，核心模块电压为1．8V。在任意波形发生器作为参考时 钟条件下，测试得到正确的锁相功能和较好的相位噪声(．100dBc／Hz@1MHz， 摘要 carrier=5．4GHz)及积分相位误差(Q．3ps)． 关键词：频率综合器；锁相环；压控振荡器：环形振荡器；多通路环延迟单元： 动态电压模；相位内插；品质因子：工艺温度波动；自适应；相位噪声；抖动； 模拟电路 中图分类号：TN492 Ⅱ Abstract Almostallmodemcommunicationneedstable systems periodicsignals，clocks，to basic forfunctions．Theofstable hasbeen signal providetiming generationperiodic to has all issuetoberesolvedduethefabricationlimitation．Thisthesis urgent process the of thePLLbased from researched sys