《EDA技术及应用》实验指导书课件.doc

实验一 组合逻辑器件设计 一、实验目的 通过一个简单的3－8译码器的设计,掌握组合逻辑电路的设计方法。 掌握组合逻辑电路的静态测试方法。 初步了解QUARTUS II原理图输入设计的全过程。 二、实验主要仪器与设备 输入：DIP拨码开关3位。 输出：LED灯。 主芯片：EP1K10TC100－3。 三、实验内容及原理 三-八译码器即三输入，八输出。输出与输入之间的对应关系如表1-1-1所示。 表1-1 三-八译码器真值表 输入 输出 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 四、预习要求 做实验前必须认真复习数字电路中组合逻辑电路设计的相关内容（编码器、译码器）。 五、实验步骤 1、利用原理图设计输入法画图1-1-1。 2、选择芯片ACEX1K EP1K10TC100-3。 3、编译。 4、时序仿真。 5、管脚分配，并再次编译。 6、实验连线。 7、编程下载，观察实验结果。 图1-1 三-八译码器原理图 六、实验连线 用拨码开关的低三位代表译码器的输入（A，B，C），将之与EP1K10TC100-3的管脚相连；用LED灯来表示译码器的输出（D0～D7），将之与EP1K10TC100-3芯片的管脚相连。拨动拨档开关，可以观察发光二极管与输入状态的对应关系同真值表中所描述的情况是一致的。 七、实验结果 八、思考题 在输入端加入使能端后应如何设计？ 附：用硬件描述语言完成译码器的设计： ： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY T2 IS PORT( A: IN STD_LOGIC_VECTOR(2 DOWNTO 0); Y: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END T2; ARCHITECTURE A OF T2 IS BEGIN WITH A SELECT Y =WHEN 000,WHEN 001,WHEN 010,WHEN 011,WHEN 100,WHEN 101,WHEN 110,WHEN OTHERS; END A; 实验二 组合电路设计 一、实验目的 掌握组合逻辑电路的设计方法。 掌握组合逻辑电路的静态测试方法。 加深FPGA设计的过程，并比较原理图输入和文本输入的优劣。 二、实验主要仪器与设备 1、输入：按键开关（常高）4个；拨码开关4位。 2、输出：LED灯。 主芯片：EP1K10TC100-3。 三、实验内容及原理 四舍五入判别电路，其输入为8421BCD码，要求当输入大于或等于5 时，判别电路输出为1，反之为0。原理图如图1-2-1。 图2-1 四舍五入判别电路原理图 设计四个开关控制一盏灯的逻辑电路，要求合任一开关，灯亮；断任 一开关，灯灭。原理图如图1-2-2。 图2-2 开关控制电路原理图 设计一个优先权排队电路，排队顺序：A=1为最高优先级；B=1为次高优先级；C=1为最低优先级。要求输出端最高只能有一端为“1”，即只能是优先级较高的输入端所对应的输出端为“1”。 原理图如图 1-2-3所示。 1-2-3。 图2-3 优先权排队电路原理图 四、预习要求 做实验前必须认真复习数字电路中组合逻辑电路设计的有关内容（组合电路的设计方法、加法器的设计、三人表决器的设计等）。 五、实验步骤 1、利用原理图设计输入法画图2-1。 2、选择芯片ACEX1K EP1K10TC100-3。 3、编译。 4、时序仿真。 5、管脚分配，并再次编译。 6、实验连线。 7、编程下载，观察实验结果。 同理，完成图2-2、2-3的设计过程。 六、实验连线 输入信号D3，D2，D1，D0对应的管脚接四个拨码开关；输出信号OUT对应的管脚接LED灯。 输入信号K1，K2，K3，K4对应的管脚接四个按键开关；输出信号OUT对应的管脚接LED灯。拨动按键开关，当按下奇数个按键时，灯亮；当按下偶数个按键时，灯灭。 输入信号A、B、C对应的管脚连三个按键开关；输出信号A-OUT，B-OUT，C-OUT对应的管脚分别连三个LED灯。 拨动拨码开关或者按下按键开