数电自主实验——多功能电子表的设计与实现要点解析.docVIP

多功能电子表的设计与实现 ——基于Basys2电路设计及仿真 1．了解有关FPGA的基本知识在电路设计的应用Verilog HDL硬件开发语言功能的加深对知识的理解；3．了解Basys2开发板的特点电路功能；4．在完成电路设计的过程中的嵌入式开发，为未来的学习打下基础 1．查阅资料，了解Basys2工作相关特点，对于FPGA的开发过程有初步认识； 2．学习Verilog HDL硬件开发语言阅读相关程序加深对于编程语言的理解3．确定本次试验的功能，编写程序 4．对于编写程序，编写过程中出现的语法错误； 5对上一中进行仿真，编写仿真代码，分析输出并进一步修改程序； 6对于仿真好的程序ucf文件进行及综合，生成bit文件；文件烧写到开发板中，在硬件中实现预定功能并寻找改进方法 3.实验电路图 由于本实验的电路设计基本由Verilog HDL语言完成代码附于报告结尾处），因此，没有具体电路图在仿真软件中，提供了实验电路的RTL级原理图和技术原理图。因此我们可以利用ISE Design Suite 14.7电路设计和仿真软件自动生成具体操作过程为，在编写好程序后，鼠标左键 - XST对电路进行综合综合成功后，在其子目录下 RTL Schematic和View Technology Schematic两个选项，双击这两个选项即可查看RTL级原理图和技术原理图） 由于电路的搭建主要由代码实现，因此软件提供的主要为电路的输入输出原理图，而非电路图，但对于工程的调试，也就不需要另画详细的电路图 RTL级原理图： 技术原理图： 4. 仪器设备名称、型号 1．Basys2 FPGA开发板电源及烧写程序线，可与PC计算机相连）；Xilinx电路设计及仿真软件ISE Design Suite（版本14.7）；PC计算机，Win7系统； 5.理论分析或仿真分析结果 1．电路理论及功能分析 本实验的目的是设计一个，销售的电子表以下功能：调整时间、秒表和照明功能Basys2开发板上没有自带蜂鸣器，因此闹钟功能相对较难实现） 记时功能，以一秒为单位Basys2内部时钟可以使得led显示数码管在每秒从而实现电子表的功能同时关控制，并且在暂停的情况下，按键来控制数码调节时间； ，在电子表在功能下，按键相应位数的数码管变化，可以调整时间秒表，开发板上的开关控制数码管一0.01的精度进行，并之前的信号在依然有效，，还可通过另一个开关对于秒表的清零进行控制 照明及发送信号功能，通过功能选择开关照明模式，可以使开发板上的led灯的闪烁，照明以及必要时发信号的功能 各模块流程图如下图所示： 电子表效果图 2．实验元器件介绍FPGA FPGA（Field－Programmable Gate Array）即现场可编程门阵列，元件，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点在工程中得到了广泛的应用。FPGA的开发，通常以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。 Xilinx公司 Basys2开发板 Basys2是围绕着Xilinx的Spartan-3E FPGA芯片和一个Atmel AT90USB USB控制器搭建的，它提供了完整、随时可以使用的硬件平台，并且它适合于从基本逻辑器件到复杂控制器件的各种主机电路。所有ISE电路设计和仿真软件。 3．实验仿真 利用ISE软件对于各个功能进行仿真，仿真时要建立 Test Fixture文件还要加入时钟信号，具体代码如下： parameter PERIOD = 20; //自身晶振MHz always begin CLK = 1b0; #(PERIOD/2) CLK = 1b1; #(PERIOD/2); end 具体各功能仿真如下图： 及： 秒表功能： 计时功能： 6.详细实验步骤及实验结果数据记录（包括各仪器、仪表量程及内阻的记录） 1．确定本次试验的功能，如，并利用Verilog HDL编写程序源程序文件附在报告后） 2．对于编写程序ISE Design Suite 14.7软件中选择 Syntax选项，编写过程中出现的语法错误； 3对上一中进行仿真，编写仿真代码，分析输出并进一步修改程序； 4对于仿真好的