多功能数字钟课程设计汇编.docVIP

摘 要 数字电子钟由信号发生器“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。。。”。“时计数器”采用24进制计数，可以实现一天24h的累积计。 。 关键词 目录 摘 要 I 1 绪 论 1 1.1 项目研究的背景及意义 1 1.2 多功能数字钟的现状和发展趋势 1 2 设计总体方案 2 2.1 简要说明 2 2.2 任务要求 2 2.3 基本原理 2 3 单元电路 3 3.1 振荡器的设计 3 3.2分频器的设计 4 3.3计数器的设计 4 3.3.1六十进制加法计数器 5 3.3.2二十四进制加法计数器 5 3.4 译码器和显示电路的设计 6 3.5 校时电路的设计 6 4单元电路设计 7 4.1时间脉冲产生电路的设计 7 4.2计数电路的设计 7 4.2.1 60进制计数器的设计 7 4.2.2 24进制计数器的设计 8 4.3 译码及驱动显示电路 9 4.4 校时电路的设计 9 4.5 报时电路 10 4.6电路总图 11 5仿真结果及分析 12 5.1时钟结果仿真 12 5.2星期电路结果仿真 12 5.3手电电路 13 5.4测试结果分析 13 总结分析 14 致谢 15 参考文献 16 附录1 17 附录2 18 1 绪 论 1.1 项目研究的背景及意义 1.2 多功能数字钟的现状和发展趋势 目前，单片机正朝着高性能和多品种方向发展趋势将是进一步向着CMOS化、低功耗、小体积、大容量、高性能、低价格和外围电路内装化等几个方面发展。 单片机应用的重要意义还在于，它从根本上改变了传统的控制系统设计思想和设计方法。从前必须由模拟电路或数字电路实现的大部分功能，现在已能用单片机通过软件方法来实现了。这种软件代替硬件的控制技术也称为微控制技术，是传统控制技术的一次革命。 在单片机技术日趋成熟的今天，其灵活的硬件电路设计和软件的设计，让单片机得到了广泛的应用，几乎是从小的电子产品，到大的工业控制，单片机都起到了举足轻重的作用。单片机小的系统结构几乎是所有具有可编程硬件的一个缩影，可谓是“麻雀虽小，肝胆俱全”，单片机的学习和研究是对微机系统学习和研究的简捷途径。 2 设计总体方案 2.1 简要说明 设计一个具有时分秒显示的数字钟。 2.2 (1) 具有正常走时的基本功能； (2) 具有校时功能（只进行分、时的校时）； (3) 具有整点报时功能； (4) 信号产生电路采用石英晶体构成的振荡器； (5) 列出步骤，画出设计的逻辑电路图。 (6) 电路进行仿真、修改，使仿真结果达到设计要求； (7) 装并测试电路的逻辑功能。 2.3 基本原理 数字钟的原理框图如图2-1所示，是由555多谐振荡器、分频器、秒、分、时计数器、译码器、显示器和校时电路组成。555多谐振荡器产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。 图2-1 数字钟的原理框图 3 单元电路 3.1 振荡器的设计 数字钟应具有标准的时钟源，用它产生频率稳定的1Hz脉冲信号，称为秒脉冲，因此振荡器是计时器的核心。通常采用集成电路555定时器与RC组成的多谐振荡器。 晶体振荡器给数字钟提供一个频率稳定准确的方波信号，一般输出为方波数字式晶体振荡器通常有两类：一类是用TTL门电路构成；另一类是通过CMOS非门构成电路。 这里我们采用555多谐振荡器。 图3-1 1000Hz NE555多谐振荡器 3.2分频器的设计 由NE555组成的多谐振荡器产生1KHz稳定的脉冲信号，但是时钟电路需要1Hz的秒脉冲信号，所以我们采用由3个74HC161组成的1000分频电路。 图3-2 74HC161分频器 3.3计数器的设计 获得秒脉冲信号后，可根据60秒为1分，60分为1小时，24小时为一天的规律计数。因此，计数器由“秒”、“分”、“时”计数器电路组成，“秒”，“分”计数器为六十进制加法计数器，时计数器为二十四进制加法计数器。 3.3.1六十进制加法计数器 采用两片中规模集成电路74LS160组成六十进制加法计数器，可利用74LS160异步清零端通过反馈归零的方法来实现，也可利用74LS160同步置数端用置数法来实现。 图3-3-1 六十进制加法计数器 3.3.2二十四进制加法计数器 由两个74LS160和74LS00四2输入与非门组成二十四进制“时”计数器，个位与十位计数器均采用同步级联方式。选择十位计数器的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端，可实现二十四进制递增计数。 图3-3-2 二十四进制加法计数器 3.4 译码器和显示电路的设计 译码是将给定的代码进行翻译。计数器采用的码制不同，译码电路也不同。译