基于CPL使用D的频率计设计初版.doc

编号 本科生毕业 学 生 姓 名 专 业 学 号 指 导 教 师 学 院 二〇一三年六月 毕业设计（论文）原创承诺书 1．本人承诺：所呈交的毕业设计（论文）《基于CPLD的频率计设计》，是认真学习理解学校的《长春理工大学本科毕业设计（论文）工作条例》后，在教师的指导下，保质保量独立地完成了任务书中规定的内容，不弄虚作假，不抄袭别人的工作内容。 2．本人在毕业设计（论文）中引用他人的观点和研究成果，均在文中加以注释或以参考文献形式列出，对本文的研究工作做出重要贡献的个人和集体均已在文中注明。 3．在毕业设计（论文）中对侵犯任何方面知识产权的行为，由本人承担相应的法律责任。 4．本人完全了解学校关于保存、使用毕业设计（论文）的规定，即：按照学校要求提交论文和相关材料的印刷本和电子版本；同意学校保留毕业设计（论文）的复印件和电子版本，允许被查阅和借阅；学校可以采用影印、缩印或其他复制手段保存毕业设计（论文），可以公布其中的全部或部分内容。 以上承诺的法律结果将完全由本人承担！ 作 者 签 名： 年 月日 摘 要 频率测量是电子测量领域最基本也是最重要的测量之一。但基于传统测频原理的频率计在测频时测量精度将随被测信号频率的下降而降低，在实用中有较大的局限性。因此，本文提出了一种基于CPLD的数字频率计的设计方法。该设计电路简洁，软件潜力得到充分挖掘，低频段测量精度高，有效防止了干扰的侵入，把CPLD具有的编程灵活，适用范围宽，价格大众化等优点用于实现频率计的设计。该频率计采用先进的EDA技术及自上而下的设计，使用流行的VHDL语言编程，并在Max+plusII软件平台上进行编译仿真。关键词：ABSTRACT Frequency measurement is the most basic electronic and also one of the most important measure in the measurement field. But the accuracy of frequency meter which is based on the traditional principle will vary depending on the measured signal frequency and the lower, has great limitations in the practical in frequency measurement. Therefore, this article puts forward a design method of digital frequency meter based on CPLD. The advantage such as the CPLD programming flexibility, wide applicable scope, and the popular price etc, are used to implement the frequency meter design by the simple circuit design, the fully excavate of software potential, the precision in low frequency measurement, and the effectively prevent of the invasion of the interference. The frequency meter design which is from top to bottom adopts the advanced EDA technology and popular VHDL language programming, and compiling on Max + plusII software platform simulation. Key words: frequency meter; EDA; CPLD目 录 摘 要 I ABSTRACT II 第1章 绪论 1 1.1 背景 1 1.2 频率计设计的目的和意义 1 1.3 论文所做的工作及研究内容 2 第2章 设计环境介绍 3 2.1 EDA技术的发展及VHDL简介 3 2.1.1 EDA技术的发展 3 2.1.2 VHDL简介 3 2.1.3 CPLD器件及其特点 4 2.2 基于EDA的CPLD/FPGA设计流程 4 2.2.1 设计输入 4 2.2.2 综合 5 2.2.3 适配 5