嵌入式技术基础与实践(第二版)ppt第12章资料.pptVIP

系统电源管理状态和控制1寄存器（SPMSC1） D7—低电压监测标志 D6—低电压监测应答 D5—低电压监测中断使能 D4—低电压监测复位使能 D3—低电压监测停止使能 D2—低电压监测逻辑使能 D0—能带隙缓存使能 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 LVDF LVDACK LVDIE LVDRE LVDSE LVDE BGBE 复位 0 0 0 1 1 1 0 0 系统电源管理状态和控制2寄存器（SPMSC2） D7—低电压警告标志位 D6—低电压警告应答位 D5—低压监测电压选择位 D4—低电压警告电压选择位 D3—部分掉电标志位 D2—部分掉电应答位 D0—部分掉电控制位 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 LVWF LVWACK LVDV LVWV PPDF PPDACK PPDC 上电复位 0 0 0 0 0 0 0 0 LVD复位 0 0 U U 0 0 0 0 其它复位 0 0 U U 0 0 0 0 12.7 看门狗功能与MCLK输出 12.7.1 计算机正常运行（COP）看门狗 当应用软件与期望的运行不相符时，COP看门狗试图强制系统复位 任何复位之后，COP计数器都会被激活 服务于（清除）COP计数器的写SRS操作不应被放置在中断服务例程（ISR）中，因为即使主要的应用程序失败，ISR也可能继续被周期地执行 当MCU在激活后台模式，COP计时器暂时停用 第12章 习题 1．简要描述AW60的ICG结构与外部连接。 2．简要描述AW60的ICG的操作模式。 3．说明AW60的ICG模块有哪些编程寄存器，简要说明各自的作用。 4．无外部晶振，请编程将总线频率设为fBUS=5.4MHz。 5．简述AW60有哪些通用中断。 6．AW60有哪些复位源？ 7．简述AW60防止低电压系统。 8．简述AW60的操作模式。 9．简述看门狗COP功能。 10．简述MCLK输出。 ? 第12章 AW60芯片的其他模块 主要内容 12.1 AW60的初始化 12.2 内部时钟发生模块ICG 12.3 AW60的 引脚、RTI、BRK及SWI中断 12.4 低电压检测与复位 12.5 操作模式 12.6 复位、中断和系统控制寄存器 12.7 看门狗功能与MCLK输出 12.1 AW60的初始化 12.1.1 ICGC寄存器 ICGC1 CG1只有高7位有效，定义为： D7—HGO为高增益振荡选择位 D6—RANGE为频率范围选择位 D5—REFS为外部参考时钟选择位 D4和D3—时钟模式选择位 D2—OFF模式下使能振荡器 D1—时钟损失禁用位 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 HGO RANGE REFS CLKS OSCSTEN LOCD 复位 0 0 0 0 0 0 0 0 ICGC2 ICGC寄存器定义： D7—LOLRE为锁存丢失复位使能位 D6D5D4—MFD为倍增因子位 D3—LOCRE为时钟丢失复位使能位 D2D1D0—RFD表示控制分频器的数值 数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义 LOLRE MFD LOCRE RFD 复位 0 0 0 0 0 0 0 0 12.1.2 AW60的ICGC1和ICGC2编程 AW60的初始化完成对MCU有关模块的工作初始状态的设定，实际上首先涉及到对ICGC1和ICGC2两个寄存器的直接操作 12.2 内部时钟发生模块ICG AW60微控制器提供的内部时钟发生器ICG(Internal Clock Generator)模块，采用了锁频环技术（FLL）和内部倍频技术等，可在无需任何外接时钟产生器件的情况下，通过软件设置实现高达20MHz的内部总线时钟频率 AW60的时钟系统主要由内部时钟发生器（ICG），系统时钟控制和总线时钟（BUSCLK）等组成。其中总线时钟频率固定为内部时钟发生器输出频率ICGOUT的1/2，它是整个外设MCU系统的定时基准和工作同步脉冲。当内部时钟发生器频率为40MHz时，总线时钟频率为20MHz，显然此时S08CPU的工作时钟为40MHz 12.2.1 AW60的ICG结构 ICG的构成 振荡器模块：振荡器模块提供了连接外部晶体或谐振器的方法 内部参考发生器：内部参考发生器由两个控制时钟源组成 锁频环模块：在锁频环阶段，利用内部或者外部的时钟源，通过乘(倍频)运算，可以得到一个更高的时钟频率 时钟选择模块：为连接不同的时钟源到系统，时钟选择模块提供了几个不同的开关选项 ICG的特性 AW60时钟系统具有以下特性： 具有四种时钟源选择 默认为内部时钟发生器，可以尽