VHDL-5.ppt

数字集成电路的设计流程 设计输入：以电路图或HDL语言的形式形成电路文件；输入的文件经过编译后，可以形成对电路逻辑模型的标准描述； 逻辑仿真（功能仿真）：对如上形成的逻辑描述加入输入测试信号，检查输出信号是否满足设计要求；在此没有考虑任何时间关系，只是检测逻辑是否有错； 数字集成电路的设计流程 系统分割（设计综合）：采用特定的设计方法分解实现电路模型，得到电路实际采用的逻辑单元及其相互连接形式；在GA设计时，电路会分割为2-3输入的逻辑单元，在FPGA设计中，分割为4输入逻辑单元,而采用CPLD设计时，则分割为更大的逻辑单元。 数字集成电路的设计流程 前仿真：采用综合出的电路结构，对每个逻辑单元添加上对应的时间延迟信息；在此基础上进行仿真，检测电路是否存在逻辑或时序错误； 电路的布局，定位与布线：对于通过前仿真的电路系统，从全局到局部，进行每个单元的定位以及相关的连线安排； 数字集成电路的设计流程 电路参数提取：根据连线的具体长度和负载程度，提取每一根连线的电阻/电容参数，得到相应的时间延迟信息； 后仿真：将提取的连线参数代入到电路中，在此基础上进行仿真，检测电路是否存在逻辑或时序错误； 数字集成电路的设计流程 CAD阶段(20世纪60- 80年代初期) 利用计算机辅助进行IC版图编辑、PCB布局布线，取代手工操作。出现大量的软件工具产品。 由于各公司独立开发，设计各阶段的软件彼此独立，不能进行系统级的仿真与综合，不利于复杂系统设计。 电子系统设计的自动化过程 CAE阶段(80年代到90年代初期) 各种设计工具，如原理图输入、编译与链接、逻辑模拟、测试码生成、版图自动布局以及各种单元库均已齐全。可以由RTL级开始，实现从设计输入到版图输出的全过程设计自动化。 各种底层文本设计语言开始涌现。 电子系统设计的自动化过程 EDA阶段(20世纪90年代以后) 开始追求贯彻整个设计过程的自动化， 硬件描述语言(HDL)已经成为广泛使用的标准，设计的工具也已经相对成熟，从设计输入、逻辑综合到各层次的仿真工具都已具备比较完善的性能。设计者可将精力集中于创造性的方案与概念的构思上。 电子系统设计的自动化过程 在逻辑设计阶段，针对设计的输入编辑、仿真和综合过程，需要使用必要的软件工具进行支持； 这种设计工具主要可以分为两类： 一类是由PLD的制造商推出的针对特定器件的设计工具；另一类是由专业软件公司推出的针对特定用途的设计工具。 数字集成电路的设计工具 由PLD的制造商推出，例如Altera公司的Maxplus II,Quartus II，Xilinx公司的ISE等。这类工具的优点是从设计输入直到器件下载，设计的全过程都能在一个工具中实现，使用非常简单方便；缺点是该类工具以器件综合为目标，对于不能实现直接综合的电路的行为设计不能支持。 针对特定器件的设计工具 由专业的工具设计者推出，例如Synplicity公司的综合工具Synplify, Model Technology公司的仿真工具ModelSim等。这类工具通常专业性比较强，包容性好，可以最大限度地兼容HDL语言的各种描述，适应从抽象到具体的各种设计方式。缺点是其专用性比较强，使用的简便性不及第一类。 针对特定用途的设计工具 仿真工具ModelSim 综合工具Synplify 设计工具Maxplus II,Quartus 关于设计工具的简单介绍 电路仿真的要点 使用输入向量对电路模型进行测试； 仿真失败表明该模型存在错误（不能工作）； 仿真成功不能证明该模型正确! 仿真可以从高级别到低级别分为很多层次，高级别比较抽象，低级别比较详细。 行为仿真(功能仿真） 对于行为模型进行仿真： 根据输入的变化或指定的时间，开始一个仿真循环，执行所有进程； 每个进程启动执行到其中止为止； 模型中的有效信号更新时，会产生一个事件； 如果在本仿真循环中有信号产生了事件，则仿真将重新执行一遍； 仿真循环的执行时间为delta时间。 结构仿真（前仿真） 对于电路逻辑结构模型进行仿真： 结构仿真可以根据使用器件的情况，为不同的元件添加不同的延迟时间，所以能够在一定程度上反映出电路的时间性能，并分析影响电路速度的关键因素，便于对电路进行修改。 电路仿真（后仿真） 对于布局布线后的电路模型进行仿真： 电路仿真可以根据器件的布局和连接情况，通过从电路中提取连线物理参数，估算出连线延迟，从而为电路中信号的传递附加传输延迟，能够更准确地反映出电路的时间性能，便于进行电路的时序设计修改。 仿真工具用于对HDL程序进行仿真，采用软件运算形式对电路功能进行验证；该仿真工具全面支持IEEE常见的各种硬件描述语言标准，支持语言中的各种抽象行为描述，可以用于对电路设计各阶段的仿真。 HDL仿真工具：Model