DC-PT-FM-ICC学习笔记讲课.doc

Backend Study Notes DC综合学习笔记 - 1 - 一、verilog 编写 - 1 - 二、DC综合注意的地方 - 2 - 1.在同一个电路中不能同时含有触发器和锁存器两种电路单元。 - 2 - 2.在电路中不能出现有反馈的组合逻辑。 - 2 - 3.不能出现用一个触发器的输出作为另一个触发器的时钟。 - 2 - 4.异步逻辑和模拟电路要单独处理。 - 2 - 5.使用的单元电路没有映射到工艺库中。 - 2 - 三、DC综合名词解释及脚本 - 2 - 1.名词解释 - 2 - 2.环境脚本说明 - 2 - 3.约束脚本说明 - 2 - 4.查看报告命令 - 3 - 一些综合经验 - 4 - 附录 - 4 - 1.DC的启动脚本 - 4 - 2.组合电路优化脚本 - 5 - 3.时序电路优化脚本 - 5 - PT STA学习笔记 - 6 - 一、 一些注意的地方 - 6 - 二、常用的脚本 - 7 - 附录 - 8 - 时序分析范例 - 8 - 分析脚本(worst) - 8 - 分析脚本(best) - 9 - Formality学习笔记 - 9 - 脚本范例 - 9 - Encounter学习比较 - 10 - 一、理论 - 10 - 1、布图 - 10 - 1.1、I/O单元 - 10 - 1.2、层次化设计 - 10 - 2、布局 - 10 - 2.1、电