白中英第五版计算机组成原理第3章课题.pptVIP

软件学院·计算机组织与结构 第3章 存储系统 3.1 存储器概述 3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 存储器的技术指标 半导体存储器 主要由晶体管构成 速度高，集成度高 半导体RAM存储的信息易失 做主存、高速缓存 磁表面存储器 容量大，价格低，存取速度慢。 多用做辅助存储器。 磁盘、磁带 3.1.1存储器分类-按存取方式分 随机存储器 （Random Access Memory,RAM） 顺序存储器 （Sequential Access Memory,SAM） 3.1.1存储器分类-按存储内容可变性分 只读存储器ROM 随机读写存储器RAM 3.1.1存储器分类-按信息易失性分 易失性存储器 非易失性存储器 （1）主存（内存） 主要存放CPU当前使用的程序和数据 （2）辅存（外存） 存放大量的应用程序和数据 （3）高速缓存(cache) 存放CPU当前一小段时间内多次使用的程序和数据 3.1.2 存储器的分级结构 3.1.3 主存储器的技术指标——（技术参数） 基本概念： 存储单元-存储单位： 存储一位二进制信息，是计算机存储信息的最小单位。b(bit) 8位二进制数称为一个字节。B(Byte) 由许多的存储单元组成一个存储体。 基本概念 存储单元地址：存储单元的编号，识别存储单元，从零开始。存储单元是计算机访问存储器的最小单位。 按字节编址：一个存储单元存放一个字节。 按字编址：一个存储单元存放一个字。 例如一个16位二进制字存储单元可以存放两个字节。 3.1.3 主存储器的技术指标 3.1.3 主存储器的技术指标 3.1.3 主存储器的技术指标 存储器参数实例：现代 DDR3 1033 PC3-10600S 2G 3.2 SRAM存储器 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 存储器的读写周期? 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 SRAM芯片大多采用双译码方式，以便组织更大的存储容量。将地址分成x向、y向两部分，第一级进行x向(行译码)和y向(列译码),然后在存储阵列中完成第二级的交叉译码。 3.2.3 SRAM存储器的读写周期 3.2.3 SRAM存储器的读写周期 练习题： 课本P101，习题1 3.3 DRAM存储器 3.3.1 DRAM存储位元的记忆原理 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期 3.3.4 存储器容量的扩充 3.3.5 高级的DRAM结构 3.3.6 DRAM主存读/写的正确性校验 3.3.1 DRAM存储位元的记忆原理 DRAM的存储元是由一个MOS晶体管和电容器组成的记忆电路。 3.3.2 DRAM芯片的逻辑结构 3.3.2 DRAM芯片的逻辑结构 3.3.3 读/写周期、刷新周期 读周期、写周期的定义是从行选通信号RAS下降沿开始，到下一个RAS信号的下降沿为止的时间，也就是连续两个读周期的时间间隔。 2、刷新周期 刷新周期：DRAM存储位元是基于电容器上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。 刷新操作有两种刷新方式： 集中式刷新:DRAM的所有行在每一个刷新周期中都被刷新。 例如刷新周期为8ms的内存，将8ms时间分为两部分：前一段时间进行正常的读/写操作，后一段时间（8ms至正常读/写周期时间）做为集中刷新操作时间。 分散式刷新:每一行的刷新插入到正常的读/写周期之中。 假设DRAM有1024行，如果刷新周期为8ms，则每一行必须每隔8ms÷1024=7.8us进行一次。 存储器与CPU连接 存储器与CPU之间，要完成: ① 地址线的连接；② 数据线的连接；③ 控制线的连接。 存储器芯片结构： 芯片的存储容量＝2M×N＝存储单元数×每个存储单元的数据位数 M＝芯片地址线的个数；N＝数据线的个数 存储器芯片的容量是有限的,为了满足实际存储器的容量要求，需要对存储器进行扩展。 位扩展法 字扩展法 字位同时扩展法 3.3