soc工艺ch3外延讲课.ppt

本章主要内容 3.1 概述 3.2 气相外延 3.3 分子束外延 3.4 其它外延 3.5 外延层缺陷及检测 3.1概述——外延概念 在微电子工艺中，外延(epitaxy)是指在单晶衬底上，用物理的或化学的方法，按衬底晶向排列（生长）单晶膜的工艺过程。 新排列的晶体称为外延层，有外延层的硅片称为（硅）外延片。 与先前描述的单晶生长不同在于外延生长温度低于熔点许多。 外延是在晶体上生长晶体，生长出的晶体的晶向与衬底晶向相同，掺杂类型、电阻率可不同。n/n+，n/p，GaAs/Si。 3.1.2概述——外延工艺种类 按材料划分：同质外延和异质外延； 按工艺方法划分：气相外延（VPE)，液相外延(LVP)，固相外延 (SPE)，分子束外延（MBE)； 按温度划分：高温外延(1000℃ 以上)；低温外延(1000℃ 以下)；变温外延—先低温下成核，再高温下生长外延层； 按电阻率高低划分：正外延—低阻衬底上外延高阻层；反外延—高阻衬底上外延低阻层； 按外延层结构分类: 普通外延，选择外延，多层外延； 其它划分方法：按外延层导电类型、外延层厚度、外延工艺反应器形状等进行划分。 3.1.2概述——外延工艺种类 同质外延又称均匀外延，是外延层与衬底材料相同的外延。 异质外延也称为非均匀外延，外延层与衬底材料不相同，甚至物理结构也与衬底完全不同。B/A（外延层/衬底），如GaAs/Si 、SOI（SOS）等材料就可通过异质外延工艺获得。 异质外延的相容性包含： 1. 衬底与外延层不发生化学反应，不发生大量溶解现象； 2.衬底与外延层热力学参数相匹配，即热膨胀系数接近。以避免外延层由生长温度冷却至室温时，产生残余热应力，界面位错，甚至外延层破裂。 3.衬底与外延层晶格参数相匹配，即晶体结构，晶格常数接近，以避免晶格参数不匹配引起的外延层与衬底接触的界面晶格缺陷多和应力大的现象。 晶格失配率（ lattice mismatch ） 其中：a外延层晶格参数； a′衬底晶格参数。有热膨胀失配系数（热失配影响单晶薄膜物理和电学性质）和晶格常数失配率（晶格失配导致外延膜中缺陷密度非常高）。 3.1.3 外延工艺用途 3.1.3 外延工艺用途 N+埋层的p型衬底上外延n型外延层，重掺杂形成P+隔离墙，构成N型隔离岛。 利用外延技术的pn结隔离是早期双极型集成电路常采用的电隔离方法。 3.1.3 外延工艺用途 CMOS器件制作在一层很薄（2~4um）轻掺杂的p型外延层上； 将CMOS电路制作在外延层上比制作在体硅抛光片上有以下优点： ①避免了闩锁效应； ②避免了硅层中硅氧化物的沉积； ③硅表面更光滑，损伤最小。 3.1.3 外延工艺用途 微波器件的芯片制造，需要具有突变杂质分布的复杂多层结构衬底材料。可以采用多层外延工艺来实现这类衬底材料的制备。 绝缘体上硅（SOI：Silicon on Insulator） 外延衬底为绝缘的蓝宝石（SOS: Silicon on Sapphire） 采用异质外延的SOS／CMOS电路，能够有效地防止元件之间的漏电流，抗辐照闩锁；而且结构尺寸比晶体硅CMOS电路小，因SOS结构不用隔离环，元件制作在硅外延层小岛上，岛与岛之间的隔离距离只要满足光刻工艺精度，就能达到电隔离要求，所以元件之间的间距很小，CMOS电路的集成度也就提高了。 3.2 气相外延 硅气相外延(VPE ：Vapor Phase Epitaxy )，指含Si外延层材料的物质以气相形式输运至衬底，在高温下分解或发生化学反应，在单晶衬底上生长出与衬底取向一致的单晶。 与化学汽相淀积（ CVD ：Chenmical Vapor Deposition）类似，是广义上的CVD工艺。 3.2 气相外延 外延工艺常用的硅源： 四氯化硅 SiCl4，是应用最广泛，也是研究最多的硅源—主要应用于传统外延工艺； 三氯硅烷 SiHCl3(TCS)，和 SiCl4类似但温度有所降低—常规外延生长； 二氯硅烷SiH2Cl2( DCS) —更低温度，选择外延； 硅烷SiH4，更适应薄外延层和低温生长要求，得到广泛应用； 二硅烷Si2H6，新硅源，适应于低温外延。 3.2.1硅的气相外延工艺 3.2.1硅的气相外延工艺 两个步骤： 准备阶段 硅基片准备：选择硅片→化学清洗→腐蚀去氧化层→去离子水漂洗→甩干； 基座去硅：去除前次外延附着在基座上的硅，以及反应器内壁上附着的硅或其他杂质，工艺流程为：N2预冲洗→H2预冲洗→升温至850℃→升温至1170℃→HCl排空→HCl腐蚀→H2冲洗→降温→N2冲洗； 外延生长 在准备好的衬底硅片上再进行一系列操作生长出一定掺杂浓度的外延层。典型工艺流程： N2预冲洗→H2预