3MOSFET-final讲述.pptVIP

3亚阈值导电性 当VGS?VTH时和略小于VTH ，“弱”反型层依然存在，与VGS呈现指数关系。当VDS大于200mV时 这里ζ1，VT＝kT/q 4 电压限制 栅氧击穿 过高的GS电压。 “穿通”效应 过高的DS电压，漏极周围的耗尽层变宽，会到达源区周围，产生很大的漏电流。 3.1.3 MOSFET开关特性 噪声容限(反相器) 噪声容限 2. 瞬态特性 3.4 MOSFET电容 MOS器件电容 栅和沟道之间的氧化层电容 源/漏与衬底之间的结电容C5，C6，结电容 多晶硅栅与源和漏交叠而产生的电容C3，C4，每单位宽度交叠电容用Cov表示 Cj0是在反向电压VR为0时的电容，ΦB是结的内建电势，m=0.3~0.4 衬底和沟道之间的耗尽层电容 等效电容： 器件关断时，CGD=CGS=CovW， CGB由氧化层电容和耗尽区电容串连得到 深三极管区时，VD?VS， 饱和区时， 在三极管区和饱和区，CGB通常可以被忽略。 MOS管高频等效电路（小信号模型） 3.2 短沟道效应 短沟道效应： MOSFET沟道长度减小（沟道长度与源、漏结耗尽层宽度相当时开始），器件的特性与长沟道模型发生偏离 ID/W- 1/L 1. 载流子速率饱和 饱和时漏源电压 短沟道器件饱和区直流方程 跨导 沟道被夹断之前达到速率饱和临界电场EC 2. 阈值电压的短沟道效应 阈值电压随沟道长度缩短而减小 VS=0, VB=0时的阈值电压为 其中 FIBL(fringing-induced barrier lowering) DIBL(drain-induced barrier lowering) 3. 迁移率退化效应 为考虑横向电场的影响调整 μo表示低纵向电场下的迁移率,θ为拟合参数射和库仑散射作用 为考虑纵向电场的影响调整 横向电场 纵向电场 4. 倍增和氧化物充电 （1）强电场导致漏端雪崩倍增效应，电场达到一定强度时器件击穿 （2）强电场导致漏端载流子能量增加，足够大时越过氧化物-半导体势垒，出入到栅氧化层，器件性能退化，寿命缩短。 寄生管击穿 漏源穿通 3.3 按比例缩小理论 恒电场理论： （1）纵横尺寸（沟道长度、宽度、结深、栅介质厚度和引线孔等）按比例缩小 （2）掺杂浓度按比例增加 （3）电源电压及阈值电压按比例缩小 恒电场按比例缩小后优势： （1）MOSFET饱和电流下降到1/α （2） MOSFET跨导保持不变 （3）沟道长度调制系数变为原来的1/αλ，本征增益gmγo保持不变 λ’=λ/α γo’=1/ λ ID （4）晶体管延迟时间缩小到原来的1/α，导通损耗缩小到原来的1/α2，单位面积器件数量增加到原来的α2。 恒电场按比例缩小局限： （1）阈值电压降低影响噪声容限 （2） 漏源耗尽区宽度不可能按比例缩小 （3）电源电压降低减小电路动态范围 （4）硅片的功耗极大增加（单位面积所有器件总功耗不变，接触电阻增加，引线电阻） （5）掺杂浓度提高引起迁移率退化 （6）工艺实现问题 （7）量子隧穿现象 恒电压按比例缩小： 保持电源电压和阈值电压不变 沟道内电场增加，电路性能退化 3.5 MOS 器件SPICE模型 种类 1st 代：MOS1，MOS2，MOS3； 2nd代：BSIM，HSPICE level＝28，BSIM2 3rd代：BSIM3，MOS model9，EKV(Enz-Krummenacher-Vittoz) 目前工艺厂家最常提供的MOS SPICE模型为BSIM3v3 （UC Berkeley）BSIM web site: /~bsim3 仿真器： HSPICE；SPECTRE；PSPICE；ELDO WinSPICE；Spice OPUS LEVEL2 ?? 严格物理模型，过于复杂 ?? 含有速度饱和、迁移率退化、DIBL等效应 LEVEL1 ?? 简单物理模型（长沟道平方律公式） ?? 不能用于短沟器件 LEVEL3 ?? 半经验模型 ?? 可用于L1μm的器件 * 注意，上课纠正上次课的若干错误。 * * * * 缓变沟道近似意味着可以忽略纵向电场随x的变化，即Ex为一常数，此近似在氧化层厚度远小于沟道长度的器件中有效。 耗尽层厚度为常数意味着VT与x无关。 * ID的规定正方向是从漏到源，而x的正方向是从源到漏，故有负号。对ID积分时用了迁移率不是x的函数的假设。 * 跨导用来表征MOSFET的放大能力 3.1 MOSFET的结构与特性 3.4 MOSFET的电容 3.2 短沟道效应 3.3 按比例缩小理论 3.5 MOS器件SPICE模型 第3章 MOSFET 半导体的表面场效应 PN结的单向导电性 自建电场和空间电